

PATENT ABSTRACTS OF JAPAN

(11)Publication number : 2002-010277

(43)Date of publication of application : 11.01.2002

(51)Int.Cl.

H04N 9/07
G06T 1/00
G06T 1/20
G06T 3/40
H04N 1/393
H04N 1/48
H04N 5/232
H04N 5/91
H04N 7/24
H04N 9/04
H04N 9/79
// H04N101:00

(21)Application number : 2000-404442

(71)Applicant : TEXAS INSTR INC <TI>

(22)Date of filing : 20.12.2000

(72)Inventor : HUNG CHING-YU
TAMAMA HIDEO
OSAMOTO AKIRA
KOSHIBA OSAMU
YAMAUCHI AKIRA
ZHOU MINHUA
ILLGNER KLAUS
TALLURI RAJENDRA
YOO YOUNGJUN
LIANG JIE
TSAI MANDY
TSUNODA KIYOSHI
INAMORI SHINRI

(30)Priority

Priority number : 1999 172780 Priority date : 20.12.1999 Priority country : US

2000 214951 29.06.2000

2000 215000 29.06.2000

2000 632543 04.08.2000

US

US


US

(54) SYSTEM AND METHOD FOR DIGITAL STILL CAMERA

(57)Abstract:

PROBLEM TO BE SOLVED: To provide an architecture for a digital still camera having a characteristic selected from what integrates all camera peripheral devices.

SOLUTION: In the digital still camera(DSC), a preview engine, a burst mode compression/compression cancellation engine, an image pipeline, CCD+CCD



controller, and a memory + a memory controller are individually included. ARM micro-processor and DSP have control in common. A color filter array interpolation is executed by using red, blue and a green high frequency added for interpolation.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開2002-10277

(P2002-10277A)

(43) 公開日 平成14年1月11日 (2002.1.11)

(51) Int.Cl.⁷

識別記号

F I

ターコード* (参考)

H 0 4 N 9/07

H 0 4 N 9/07

A 5 B 0 5 7

C 5 C 0 2 2

G 0 6 T 1/00

5 1 0

G 0 6 T 1/00

5 1 0

5 C 0 5 3

1/20

1/20

B 5 C 0 5 5

3/40

3/40

C 5 C 0 5 9

審査請求 未請求 請求項の数11 O L 外国語出願 (全 181 頁) 最終頁に続く

(21) 出願番号 特願2000-404442(P2000-404442)

(22) 出願日 平成12年12月20日 (2000. 12. 20)

(31) 優先権主張番号 1 7 2 7 8 0

(32) 優先日 平成11年12月20日 (1999. 12. 20)

(33) 優先権主張国 米国 (US)

(31) 優先権主張番号 2 1 4 9 5 1

(32) 優先日 平成12年6月29日 (2000. 6. 29)

(33) 優先権主張国 米国 (US)

(31) 優先権主張番号 2 1 5 0 0 0

(32) 優先日 平成12年6月29日 (2000. 6. 29)

(33) 優先権主張国 米国 (US)

(71) 出願人 590000879

テキサス インスツルメンツ インコーポ
レイテッドアメリカ合衆国テキサス州ダラス, ノース
セントラルエクスプレスウェイ 13500

(72) 発明者 チン - ユ フン

アメリカ合衆国 テキサス、プラノ、ボ
ールドウィン レーン 4633

(72) 発明者 玉眞 秀雄

茨城県つくば市松代4-9-10

(74) 代理人 100066692

弁理士 浅村 皓 (外3名)


最終頁に続く

(54) 【発明の名称】 デジタルスチルカメラシステムおよび方法

(57) 【要約】

【課題】 すべてのカメラ周辺機器を一体化したものから選択される特質を備えたデジタルスチルカメラのアーキテクチャを提供する。

【解決手段】 デジタルスチルカメラ (DSC) に、プレビュー・エンジン、バーストモード圧縮/圧縮解除・エンジン、画像パイプライン、CCD+CCDコントローラおよびメモリ+メモリ・コントローラが個別に含まれる。ARMマイクロプロセッサとDSPとが制御を共有する。赤と青と補間に加えられた緑高周波とを用いることによるカラーフィルタアレイ補間を行う。



【特許請求の範囲】

【請求項 1】 デジタルスチルカメラ用の集積回路であって、(a) 制御機能を走らせるようプログラムされた第 1 のプログラム可能なプロセッサであって、ユーザインターフェース、メモリ用コントローラおよび画像獲得用コントローラに結合された第 1 のプロセッサと、

(b) 画像処理および圧縮機能を走らせるようプログラムされた第 2 のプログラム可能なプロセッサであって、前記第 1 のプロセッサに結合された第 2 のプロセッサと、

(c) 前記第 2 のプロセッサに結合された第 3 のプロセッサであって、少なくとも 4 つの並列乗算および累算ユニットを含む第 3 のプロセッサと、を具備する、集積回路。

【請求項 2】 デジタル画像のサイズを調整する方法であって、(a) $M1 \times M2$ 画素画像 ($M1$ および $M2$ は正の整数) を提供するステップと、(b) 画素位置に依存する一組のフィルタ係数で前記画像の $M1$ 画素の行をフィルタリングして $M1$ フィルタリング出力を生成するステップと、(c) ステップ (b) のフィルタリング出力の $M1 - N1$ を廃棄するステップと、(d) $M1 \times M2$ 画像の他のすべての行についてステップ (b) および

ステップ (c) を繰り返して $N1 \times M2$ 画像を生成するステップと、(e) 画素位置に依存する一組のフィルタ係数で $N1 \times M2$ 画像の $M2$ 画素の列をフィルタリングして $M2$ フィルタリング出力を生成するステップと、

(f) ステップ (e) のフィルタリング出力の $M2 - N2$ を廃棄するステップと、(g) $N1 \times M2$ 画像の他のすべての行についてステップ (e) およびステップ

(f) を繰り返して $N1 \times N2$ 画像を生成するステップと、を具備する、方法。

【請求項 3】 カラーフィルタリングアレイ補間の方法であって、

第 1 のカラー・サブアレイを補間して第 1 のカラー・アレイを生成するステップと、

前記先行のステップからの前記第 1 のカラー・アレイをハイパスフィルタリングしてハイパス・第 1 のカラー・アレイを生成するステップと、

第 2 のカラー・サブアレイを補間して第 2 のカラー・アレイを生成するステップと、

前記ハイパス・第 1 のカラー・アレイを重み付けして前記第 2 のカラー・アレイに加算して修正・第 2 のカラー・アレイを生成するステップと、

第 3 のカラー・サブアレイを補間して第 3 のカラー・アレイを生成するステップと、

前記ハイパス・第 1 のカラー・アレイを重み付けして前記第 3 のカラー・アレイに加算して修正・第 3 のカラー・アレイを生成するステップと、

前記第 1 のカラー・アレイ、前記修正・第 2 のカラー・アレイおよび前記修正・第 3 のカラー・アレイで 3 色画像を画定するステップと、

を具備する、方法。

【請求項 4】 画像を色調スケーリングする方法であって、(a) $M \times N$ 画素画像を提供するステップであって、 M および N は正の整数であり、各画素が 0 から K の範囲の強度を有する、ステップと、(b) スケーリングされた累積分布関数 $T(X)$ を 0 から K の範囲の X について決定するステップであって、0 から K の範囲の値で、 $T(X)$ は、 X 以下の強度を持つ画素の数を乗算されたのちに MN で割られた K に等しい、ステップと、(c) 0 から 1 の範囲のパラメータ A を選択するステップと、

(d) ステップ (a) の画素の強度 Z を $AT(Z) + (1 - A)Z$ に調整するステップと、を具備する、方法。

【請求項 5】 バイエル・カラーフィルタリングアレイ用の補間の方法であって、

緑サブアレイを補間して一時的緑アレイを形成するステップと、

該一時的緑アレイの補間された画素値をクランプし前記緑サブアレイの 4 つの隣接値のうちの 2 つの真中の値の範囲にあるようにして緑アレイを形成するステップと、

赤および青サブアレイを補間するステップと、を具備する、方法。

【請求項 6】 バイエル・カラーフィルタリングアレイ画像用の補間の方法であって、

緑サブアレイを補間して緑アレイを形成するステップと、

赤サブアレイを斜めに補間して第 2 の赤サブアレイを形成するステップと、

該第 2 の赤サブアレイを水平および垂直に補間して第 2 の赤アレイを形成するステップと、

青サブアレイを斜めに補間して第 2 の青サブアレイを形成するステップと、

該第 2 の青アレイを水平および垂直に補間して青アレイを形成するステップと、

を具備し、

前記斜めの補間は、前記緑アレイにおける対応画素の値による重み付けを含み、

前記水平および垂直の補間は、前記緑アレイにおける対応画素の値による重み付けを含み、

前記緑アレイ、前記赤アレイおよび前記青アレイがカラー画像を画定する、

方法。

【請求項 7】 カラー画像センサ用のホワイトバランスの方法であって、(a) 白色光で照明されたカラー画像センサに出力緑、赤および青画素強度を提供するステップと、(b) ステップ (a) の出力について緑画素強度の青画素強度に対する比を決定するステップと、

(c) ステップ (b) の比を乗算したものとステップ

(a) における画素強度に依存するオフセットの加算との和として青画素強度を調整するステップと、(d) ス

テップ (a) の出力について緑画素強度の赤画素強度に

対する比を決定するステップと、(c) ステップ(b)の比を乗算したものとステップ(a)における画素強度に依存するオフセットの加算との和として赤画素強度を調整するステップと、を具備する、方法。

【請求項8】 ビデオ復号および表示の方法であって、

(a) 符号化されたビデオフレームのシーケンス、ビデオフレーム境界時間のシーケンスおよびフレームの復号されたものについての蓄積位置を提供するステップと、

(b) 前記シーケンスのm番目のフレームが復号されていると、 TP_n を $Delta\ T$ で割ったものとして決定される m' で前記シーケンスの m' 番目のフレームを復号するステップであって、 $Delta\ T$ がステップ

(a)のビデオフレーム境界時間の連続するものの間の時間間隔であり、 TP_n が、(i) m番目のフレームの表示時間 TP_{n-1} と $Delta\ T$ との和と(ii) m番目のフレーム後に次に現れるべきフレームを復号するための開始時間 T_s とフレームを復号するための見積り時間との和(該和は $Delta\ T$ の倍数まで切り上げられている)とのうちの大きい方として決定される表示時間であり、開始時間 T_s が、(i) 現在時間と(ii) 復号された m' 番目のフレームが含まれる蓄積場所が表示されている先に復号されたフレームにより利用できるものとなる時間とのうちの大きな方である、ステップと、(c) 復号されたフレームを表示するステップと、(d) インクリメントされたインデックスでステップ(b)およびステップ(c)を繰り返すステップと、を具備する、方法。

【請求項9】 補償カラーフィルタリングアレイ画像用の補間の方法であって、(a) 第1のサブアレイ上のイエロー画素値 Y_e 、第2のサブアレイ上のシアン画素値 C_y 、第3のサブアレイ上のマゼンタ画素値 M_g および第4のサブアレイ上の緑画素値 G を画素値の補償カラーフィルタリングアレイに提供するステップと、(b) 前記イエロー画素値を前記アレイ中のすべての画素に補間するステップと、(c) 前記シアン画素値を前記アレイ中のすべての画素に補間するステップと、(d) 前記マゼンタ画素値を前記アレイ中のすべての画素に補間するステップと、(e) 前記緑画素値を前記アレイ中のすべての画素に補間するステップと、(f) ステップ(b)からの画素イエロー値から量 $(Y_e + C_y - 2 * G - M_g) / 4$ を減算することによって画素イエロー値を調整するステップであって、 Y_e がステップ(b)からの画素イエロー値であり、 C_y がステップ(c)からの画素シアン値であり、 M_g がステップ(d)からの画素マゼンタ値であり、 G がステップ(e)からの画素緑値である、ステップと、(g) ステップ(c)からの画素シアン値から量 $(Y_e + C_y - 2 * G - M_g) / 4$ を減算することによって画素シアン値を調整するステップであって、 Y_e がステップ(b)からの画素イエロー値であり、 C_y がステップ(c)からの画素シアン値であり、

M_g がステップ(d)からの画素マゼンタ値であり、 G がステップ(e)からの画素緑値である、ステップと、

(h) ステップ(d)からの画素マゼンタ値に量 $(Y_e + C_y - 2 * G - M_g) / 4$ を加算することによって画素マゼンタ値を調整するステップであって、 Y_e がステップ(b)からの画素イエロー値であり、 C_y がステップ(c)からの画素シアン値であり、 M_g がステップ(d)からの画素マゼンタ値であり、 G がステップ(e)からの画素緑値である、ステップと、(i) ステップ(e)からの画素緑値に量 $(Y_e + C_y - 2 * G - M_g) / 4$ を加算することによって画素緑値を調整するステップであって、 Y_e がステップ(b)からの画素イエロー値であり、 C_y がステップ(c)からの画素シアン値であり、 M_g がステップ(d)からの画素マゼンタ値であり、 G がステップ(e)からの画素緑値である、ステップと、を具備する、方法。

【請求項10】 カラーフィルタリングアレイ画像用の補間の方法であって、(a) 画素値のカラーフィルタリングアレイに、jおよびkが偶数であるときにはj番目の行およびk番目の列に位置する画素用の赤画素値 $R(j, k)$ を、jおよびkが奇数であるときにはj番目の行およびk番目の列に位置する画素用の青画素値 $B(j, k)$ を、jおよびkの一方が偶数で他方が奇数であるときにはj番目の行およびk番目の列に位置する画素用の緑画素値 $G(j, k)$ を提供するステップと、(b) 画素値の行を水平に補間して、jが偶数であるときにはすべてのkについて赤値 $R(j, k)$ および緑値 $G(j, k)$ の行を生成し、jが奇数であるときにはすべてのkについて緑値 $G(j, k)$ および青値 $B(j, k)$ を生成するステップと、(c) jが偶数であるときには、ステップ(b)からの水平補間された赤行を垂直に補間して赤値 $R(j-1, k)$ を生成し、jが奇数であるときには、水平補間された青を垂直に補間して青値 $B(j-1, k)$ を生成するステップと、(d) ステップ(b)からの水平補間された緑画素行を垂直にフィルタリングして、フィルタリングされた緑出力値 $G''(j, k)$ を生成するステップと、(e) 緑値 $G(j, k)$ とフィルタリングされた緑値 $G''(j, k)$ との差値 $D(j, k)$ を定めるステップと、(f) jが偶数であるときには、 $D(j, k)$ を赤値 $R(j, k)$ から減算して赤出力値 $R''(j, k)$ を生成し、mが奇数であるときには、 $D(j, k)$ を赤値 $R(j, k)$ に加算して赤出力値 $R''(j, k)$ を生成するステップと、(g) mが偶数であるときには、 $D(j, k)$ を青値 $B(j, k)$ に加算して青出力値 $B''(j, k)$ を生成し、mが奇数であるときには、 $D(j, k)$ を青値 $B(j, k)$ から減算して青出力値 $B''(j, k)$ を生成するステップと、を具備する、方法。

【請求項11】 再生バッファリングの方法であって、(a) 第1および第2のバッファを備えるステップであって、これらのバッファがフル/非フル・指示器をそれ

ぞれ備え、位置指示器が前記第 1 および第 2 のバッファ内の位置を指示する、ステップと、(b) 前記第 1 のバッファについての前記フル/非フル・指示器が非フルを指示し、前記位置指示器が前記第 2 のバッファにおける位置を指示するときには、前記第 1 のバッファを符号化されたビットで充填するステップと、(c) 前記第 2 のバッファについての前記フル/非フル・指示器が非フルを指示し、前記位置指示器が前記第 1 のバッファにおける位置を指示するときには、前記第 2 のバッファを符号化されたビットで充填するステップと、(d) 前記位置指示器によって指示される位置で開始する前記第 1 および第 2 のバッファにおける 1 群のビットを復号するとともに、前記第 1 および第 2 のバッファを一つの巡回バッファを形成するように取り扱うステップと、(e) ステップ (d) によって取り除かれたビットに従って前記フル/非フル・指示器を更新するステップと、(f) ステップ (b) からステップ (e) を繰り返すステップと、を具備する、方法。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】本発明は、集積回路に関し、より詳しくは、デジタルカメラで用いる集積回路および方法に関する。

【0002】

【発明が解決しようとする課題】近年、デジタルスチルカメラ (DSC) は、非常に人気のある消費者用電気機器となっており、写真を趣味とする人、ウェブ製作者、不動産業者、保険の損害査定人、フォトジャーナリストからすべての写真愛好家に渡る広く多様なユーザにアピールしている。低電力デジタル信号プロセッサ (DSP) の有用性と結びついた高解像度 CCD アレイの近年の進歩により、伝統的なフィルムカメラによって提供される解像度および品質に極めて近い DSC の開発が行われている。これらの DSC は、データ蓄積、操作性及び伝送性の点から見て伝統的なフィルムカメラと比べてさらにいくつかの利点を提供している。撮られた画像をデジタル表示することにより、ユーザはその画像を任意の種類の電子媒体に簡単に取り込んだりそれらを任意の種類のネットワークを介して簡単に伝送することができる。撮られた画像を瞬時に見て選択的に蓄積する能力により、フィルムの浪費を最小限にするとともにその画像を再度撮る必要があるかどうかを瞬時に決定する柔軟性が提供される。デジタル表示することで、画像を撮った後にそれを訂正したり変更したり修正することができる。例えば、ベンカタラマンらの「次世代デジタルカメラの集積化及びソフトウェア開発の問題」、デジタル固体素子カメラ、設計と応用、3302 会報、SPIE (1998 年) を参照のこと。同様に、USP 5, 528, 293 および USP 5, 412, 425 には、メモリカードへの画像の蓄積およびバッテリーパワーカメラ

用の節電を含むデジタルスチルカメラシステムの態様が開示されている。

【0003】

【課題を解決するための手段】本発明は、プログラム可能カメラ機能+短いオーディオ・ビデオ・クリップ能力とデュアルプロセッサ+画像コプロセッサとバーストモード圧縮/圧縮解除エンジンとプログラム可能プレビュー・エンジンと IrDA, USB, NTSC/PAL エンコーダ, RGB 用の DAC, UART およびコンパクトフラッシュカード/スマートメディアカード・インターフェースを含むすべてのカメラ周辺機器の一体化とから選択された特質を備えるデジタルスチルカメラ・アーキテクチャを提供する。これには、柔軟性、適応性および有効性を含む利点がある。

【0004】

【発明の実施の形態】システムのあらまし

図 1 a および図 1 b は、好ましい実施例のデジタルスチルカメラ (DSC) およびシステムにおける様々な高レベル機能ブロックを示し、ここで、図 1 b は図 1 a よりも詳細なものを提供している。特に、好ましい実施例の集積回路 100 は、以下のアイテムを含む。すなわち、CCD または CMOS イメージャ 150 とインターフェースする CCD コントローラ 102 と、NTSC 符号器 106 またはデジタル LCD インターフェースを用いて CCD コントローラ 102 からのデータをディスプレイに適切なフォーマットに変換するプレビュー・エンジンブロック 104 と、損失のない (または、ユーザによって選択された損失のある) 圧縮を用いて CCD コントローラ 102 からの生画像データを圧縮するとともにその圧縮されたデータを SDRAM コントローラ 110 を介して外部 SDRAM 160 に書き込むバースト・モード圧縮/圧縮解除エンジン 108 とである。その後、このデータは、DSP 122 の制御のもとで圧縮解除エンジンによって圧縮解除され、処理され、表示されるか SDRAM 160 に再び記録される。DSP サブシステムブロック 120 (DSP 122 および iMX 124 と可変長符号器 126 およびバッファ 128) は、捕獲モードにおいて画像データのすべての処理を行う。そのデータは、SDRAM コントローラ 110 への要求を通して DSP 122 によって SDRAM 160 から画像バッファ 128 にフェッチされ、また、DSP 122 は、捕獲モードにおいて要求されるすべての画像処理および圧縮を行う。画像拡大プロセッサ (iMX) 124 は、撮像アプリケーションのために DSP 122 の性能を向上させるよう DSP 122 の専用加速器として働く。

【0005】RISC マイクロプロセッサ・サブシステム (ARM 130 とメモリ 132) は、インカメラ・オペレーティングシステム (OS) を支援する。VxWorks, Microitron, Nucleus および PSOS のような種々の OS および他のリアルタイム核

も回路100で支援される。

【0006】SDRAMコントローラ・ブロック110は、SDRAM160とプロセッサ（ARM130、DSP122）、CCDコントローラ102、TV符号器106、プレビュー・エンジン104などのようなすべての機能ブロックとの間の主要インターフェースとして働く。SDRAMコントローラ110は、80MHz SDRAMのタイミングまでを支援し、また、連続データアクセス用の低いオーバーヘッドを提供する。それはまた、CCDデータ入力およびTVディスプレイ・データ出力のリアルタイム・データ・ストリームを支援するアクセスユニットに優先順位を付ける能力を有する。

【0007】カメラ・ショット・ツー・ショット遅延は、DSCエンジン100がCCD150からデータを読み、それを処理し、それをSDRAM160に書き込むのにかかる時間である。その処理は、画像パイプライン段を含み、JPEG圧縮も含む。

【0008】リアルタイムプレビューを支援するために、DSCエンジン100は、CCD150を「高速読出し」モードに設定し、データを処理し、データをNTSCフォーマットに変換し、組込みLCDスクリーン（図1には示されていない）か場合によってはTVモニタ上にデータを表示する。

【0009】オートフォーカス、オート露光およびオートホワイトバランス（3A機能）が、DSC100がプレビュー・モードの動作状態にある間に、DSP122によって行われる。DSP122は、SDRAM160から画像データを読み、リアルタイムで3A機能を実行する。3A機能用のアルゴリズムはプログラム可能である。

【0010】インターレースおよびプログレッシブCCDおよびCMOSイメージャ150の双方は、組込みCCD/CMOSコントローラ102を用いてDSCエンジン100と直接係する。

【0011】Microitronのようなインカメラ・オペレーティングシステムは、DSCエンジン100ではARMプロセッサ130で効率的に支援される。DSCエンジン100はまた、「バースト・モード」の動作状態で高速シーケンスの画像を捕獲するのを支援する能力を有する。2メガピクセル画像の10フレーム/秒までのバーストが支援される。バーストシーケンスの持続期間は、DSCシステムのSDRAM160のサイズによってのみ制限される。また、MPEG圧縮がショットクリップのために用いられてもよい。また、オーディオビデオの再生の能力は巡回バッファリングを含む。

【0012】DSC回路100はまた、プログラミングおよびARM130での中断処理用のUSBコア142を備えるI/Oブロック140を含む。

【0013】CCDモジュール150は、画像を検知するCCDイメージャと、必要な信号がCCDをクロック

するためのドライバ電子回路およびタイミング発生器と、相関二重サンプリングおよび自動利得制御電子回路を含む。その後、このCCDデータが、デジタル化され、DSCエンジン100に送り込まれる。

【0014】SDRAM160は、任意の便宜的および高速SDRAMであってよい。

【0015】DSCシステムは、画像にテキスト/音声で注釈を付ける能力もあって更により用途が多い。好ましい実施例のプログラム可能DSPにより、モデムおよび/またはインターネットへの直接接続用のTCP/IPインターフェースを簡単に含むことが可能となる。DSCは、複雑なマルチタスキング・オペレーティングシステムを走らせて種々のリアルタイム・タスクをスケジュールする。

【0016】このように、好ましい実施例は、プログラム可能カメラ機能と二重プロセッサ（ARMおよびDSP）および画像コンプレッサとバースト・モード圧縮/圧縮解除エンジンとプログラム可能プレビュー・エンジンとIrDA、USB、NTSC/PAL符号器、RGB用のDAC、UARTおよびコンパクトフラッシュカード/スマートメディアカード・インターフェースを含むすべてのカメラ周辺器の一体化のためのプラットフォームを提供する。また、プラットフォームは、同じ集積回路上にカメラ機能およびデジタルオーディオ再生の双方を提供することができる。

【0017】以下のセクションは機能およびモジュールの更なる詳細を提供する。

【0018】DSC動作モード

好ましい実施例のシステムは、以下の通り、動作の

(1) プレビュー・モード、(2) 捕獲モード、(3) 再生モードおよび(4) バースト・モードを有する。

【0019】(1) プレビュー・モードは、図2に例示されるようなデータ・フローを有する。ARM130は、CCD150を高フレーム速度読出しモード（垂直解像度が低減される）に設定する。ARM130は、プレビュー・エンジン104をイネーブルするとともに、デフォルト・パラメータのために適切なレジスタを設定する。生CCDデータは、プレビュー・エンジン104に流れ込み、プレビュー・エンジン処理の後にSDRAM160に流れ込む。ARM130は、TV符号器106をイネーブルしてプレビュー・エンジン出力を表示させる。プレビュー・エンジン104の処理（ハードウェア）は、利得制御と、ホワイトバランスと、CFA補間と、ダウンサンプリングと、ガンマ補正と、RGBからYUVへの変換とを含む。ARM130は、必要なときはいつでも、オート露光およびオートホワイトバランスを行うようにDSP122に指令する。DSP122の処理は、オート露光とオートホワイトバランスとオートフォーカスとを含む。ARM130は、プレビュー・エンジン104のための新しいパラメータを受け取り、こ

これらのパラメータをプレビュー・エンジン・ハードウェアにローディングする。出力は、完全解像度 CCIR 601 NTSC/PAL と、利得、ホワイトバランスおよびオートフォーカスのリアルタイム更新とである。

【0020】(2) 捕獲モードは、図 3a に例示されるようなデータ・フローを有する。ARM130 は、CCD150 を「微細」読出しモード、最大限解像度に設定する。CCD データは、SDRAM コントローラ 110 を通して SDRAM160 に直接読み込まれる。ARM130 は、DSP122 (と IMX124 および VLC エンジン 126) に捕獲処理 (ブラック・クランプと、誤りピクセル訂正と、陰影補償と、ホワイトバランシングと、ガンマ補正と、CFA 補間と、色空間変換と、エッジ・エンハンスメントと、誤色抑制と、4:2:0 ダウンサンプリングと、JPEG 圧縮) を行うように指令する。DSP は、圧縮データを SDRAM に記憶する。ARM130 は、圧縮データをコンパクトフラッシュ/スマートメディア 182 に書き込む。

【0021】計算は、2 つのスレッドとしてスケジューリングされる。すなわち、1 つのスレッドでの iMX と、他方のスレッドでの他のユニットとである。図 3b は、バッファ A および バッファ B に関係するスレッドでのタイミングおよびデータ・フローを示す。

【0022】(3) 再生モードは、図 4 に例示されるようなデータ・フローを有する。ARM130 は、CFC/スマートメディア 182 からの圧縮データを DMA162 を用いて SDRAM コントローラ 110 を介して SDRAM160 に読み込む。ARM は、「再生」を行うように DSP122 に指令する。DSP 処理 (DSP122 と iMX124 および VLC エンジン 126) は、JPEG 復号 (ビットストリーム構文解析、IDCT、VLD およびアスペクト比用のダウンサンプリング) を含み、非圧縮画像データを SDRAM に記憶する。ARM は、TV 符号器 106 をイネーブルして画像を TV/LCD ディスプレイに表示する。オーディオおよびビデオ (例えば、MPEG 圧縮された) クリップが再生されてもよいということに留意願いたい。

【0023】(4) バースト捕獲モードは、図 5 に例示されるようなデータ・フローを有し、また、図 6 は、オフラインデータ処理を示す。ARM130 は、CCD150 を微細解像モードに設定する。ARM は、バースト圧縮パラメータ、バースト長、フレーム数/秒、圧縮比 (損失のある、損失のない) などを設定する。ARM は、バースト圧縮エンジン 108 をイネーブルして生 CCD データを SDRAM160 に書き込む。ARM は、記憶された生 CCD 画像の各々をバーストにおいて処理するように DSP に信号を送る。バースト・モード圧縮解除エンジン 108 は、バースト捕獲された画像の各々を圧縮解除する。DSP は、通常の捕獲にある画像の各々を処理するとともに、JPEG ビットストリームを S

DRAM160 に書き込む。

【0024】バースト捕獲モードは、毎回 ARM130 による異なる JPEG ビットストリームでの通常の再生ルーティンへのコールを繰り返すことによって、達成される。

【0025】好ましい実施例はまた、MPEG1 捕獲モードと再生モードとを有する。

【0026】画像獲得

DSC は、通常は、高品質画像が記憶される前に多数の処理ステップを行わなければならない。最初のステップは画像獲得である。場面から反射された強度分布が、光システムによってイメージャにマッピングされる。好ましい実施例は CCD を用いるが、CMOS への移行が画像処理原理を変えるものではない。カラー画像を提供するために、イメージャ (CCD または CMOS) は、各画素を (各 CCD フォトサイト上の蒸着された染料のような) カラーフィルタによってマスクさせる。この生画像データは、通常は、カラー・フィルタ・アレイ (CFA) と呼ばれる。CCD における画素のアレイのマスキングパターンとフィルタカラー原色とは、異なる製造業者間で異なっている。DSC アプリケーションでは、最も普通に用いられている CFA パターンは、CCD アレイ全体に渡って傾いている 2x2 セル素子からなる RGB バイエル (Bayer) パターンである。図 7a は、CCD カメラに続く行列ブロックにおけるこのバイエル・パターンの部分集合を示す。画素の半分は緑に対して感受性があることと、赤と青とは緑とバランスがとられていることとに留意すべきである。図 7b は、黄、シアン、緑およびマゼンタ画素を備える代替の補完カラー CFA パターンの部分集合を示す。

【0027】画像パイプライン

画像が最終的に圧縮または表示用の使用可能なフォーマットで提供される前に、CFA データは著しい量の画像処理を受ける必要がある。これらの処理段のすべては、まとめて「画像パイプライン」と呼ばれる。好ましい実施例の DSC は、高品質の画像が記憶される前に、多数の処理ステップを行う。画像パイプライン処理タスクのほとんどは、乗算/累算 (MAC) 集中動作であり、DSP を好ましいプラットフォームにする。様々な画像パイプライン処理段が以下のセクションで記述される。

【0028】A/D コンバータ

CCD イメージャ・データをデジタル化する A/D コンバータは、10~12 ビットの解像度を有する。これによって、入力画像値を表すのに良好なダイナミックレンジが可能となる。もちろん、より高い解像度は、より高い品質の画像を意味するが、より多くの計算およびより遅い処理を意味する。また、より低い解像度はその反対を意味する。A/D コンバータは CCD モジュールの一部であってもよい。

【0029】ブラック・クランプ

A/D変換の後、「ブラック」画素は、これらの画素位置である電流（電荷蓄積）をまだ記録するCCDのために、必ずしも0値を有するわけではない。CCDイメージャによって表される画素値のダイナミックレンジを最適化するために、ブラックを表す画素は0値を有さなければならない。ブラック・クランプ機能は、各画素値からオフセットを減算することによって、このための調整を行う。処理のこの段階で画素ごとに1つのカラー・チャンネルのみがあることに留意願いたい。

【0030】誤り画素補間

CCDアレイ（とりわけ500, 000を超える素子を備えるアレイ）は、欠陥のある（失われている）画素を有しているかもしれない。その失われている画素値は簡単な補間によって充填される。補間もCFA補間段で行われるため、高いオーダの補間が必要なわけではない。したがって、この予備補間ステップを行う主な理由は、失われているデータを削除することによって画像処理を通常のものにすることである。

【0031】典型的には、失われている画素の位置はCCD製造業者から得られる。誤り画素位置はまた、DSCエンジンによってオフラインで計算できる。例えば、カメラ初期化動作の間、レンズのキャップが閉められた画像が捕獲される。誤り画素は「白いスポット」として現れ、一方、その画像の残りは黒である。それにより、誤り画素位置は、簡単な閾値検出器で識別でき、ビット・マップとしてメモリに記憶できる。

【0032】DSCの通常動作の間、誤り画素位置の画像値は、単純な双線形補間技術によって充填される。

【0033】レンズ歪補償

レンズの不完全性によって導入される非線形性のために、画像の明るさは画像の中心から画像の境界にかけて低減する。これらのレンズ歪の影響は、その空間的な位置の機能として各画素の明るさを調整することによつ

*て補償される。レンズ歪を記述するパラメータは、最終システムで測定され、レンズ製造業者によって供給される情報によって支援される必要がある。

【0034】レンズ調整は、画素強度を定数と乗算することによって達成することができ、その定数の値は画素位置で異なる。その調整は、水平方向および垂直方向の双方について行われる必要がある。

【0035】ホワイトバランス

ホワイトバランシングは、ある光の状態のもとで検知された3刺激値を、表示されるとするならば白が再び白として現れるように変換を試みるものである。一般に、カメラによって捕獲される色は、場面を捕獲するときそれらが見られた通りに出力デバイス上に現れることはない。それには2, 3の理由が考えられる。第1に、スペクトラム範囲にわたってカラーフィルタの感度がわずかに異なる。完全な白色光源（一定の光スペクトラム）で露光されると、CCDによって検知される3刺激値はわずかに異なる。第2に、CCDモジュール全体および光システム的设计は3刺激値の不均衡に加わる。第3に、場面を記録する間に存在する典型的な照明体が一定ではない。照明体はある「カラー」を有しており、それは、典型的には、「カラー温度」（または、相関カラー温度）として特徴付けられる。照明体1のもとで捕獲された画像が異なる照明体のもとで表示されると、カラーの見た目が変わる。これによって、ホワイト領域が少し赤にまたは少し青に変えられる。

【0036】ホワイトバランスのためにいくつかの異なるアプローチが知られている。それらのほとんどは、ホワイトパッチについての結果として得られる3刺激値が特定の値を有するように、赤および青チャンネルをあるファクターと乗算する。

【0037】

【数1】

$$\begin{bmatrix} R' \\ G' \\ B' \end{bmatrix} = \begin{bmatrix} a1 & 0 & 0 \\ 0 & 1 & 0 \\ 0 & 0 & a2 \end{bmatrix} \begin{bmatrix} R \\ G \\ B \end{bmatrix} \quad \text{中間（灰色）パッチについては } R' = G' = B'$$

【0038】しかしながら、後で説明されるように、このアプローチでは照明体の変化についての補正が得られない。したがって、好ましい実施例のシステムにおけるホワイトバランシングの実行は、センサ・モジュールの不均衡を補正する。照明体補正は、カラー補正セクショ

※ンにおける後の段で取り扱われる。

【0039】利得ファクターを計算する典型的な技術は、

【0040】

【数2】

(1) 等価エネルギー

$$a1 = \sum (x, y) g^2(x, y) / \sum (x, y) r^2(x, y)$$

(2) 灰色ワールド仮定

$$a1 = \sum (x, y) g(x, y) / \sum (x, y) r(x, y)$$

(3) 画像における最大値がホワイト

$$a1 = \max (x, y) g(x, y) / \max (x, y) r(x, y)$$

【0041】それらのすべてがあらゆる場合において成り立つわけではない。したがって、ホワイトバランスを主にイメージ・モジュール特性の補正として定義することによって、補正値を得るためのアルゴリズムはほとんど場面から独立させることができる。

【0042】図8は、プレビュー・エンジンを簡素化して実現したものを示しており、CCDセンサが線形範囲で作動する限り良好な結果が得られている。以下のホワイトバランス・セクションは、より洗練された方法を記述する。

【0043】ガンマ補正

画像を表示するのに用いられるディスプレイ装置（TV モニタ）および画像を印刷するのに用いられるプリンタは、画像灰色値と実際に表示される画素強度との間の非線形マッピングを有する。それ故に、好ましい実施例のDSCにおいては、ガンマ補正段は、CCD画像を補償してそれらを最終的な表示／印刷のために調整する。

【0044】ガンマ補正は非線形動作である。好ましい実施例は、その補正をテーブル・ルックアップとして実行する。テーブル・ルックアップの利点は、高速および高柔軟性である。ルックアップ・テーブル・データはカメラ製造業者によって提供されるものであってもよい。

【0045】12ビットのデータでは、最大限ルックアップ・テーブルは、各エントリが8～12ビットの4Kエントリを有する。より小さなルックアップ・テーブルについては、補正曲線への区分線形近似（piecewise linear approximation）を用いることができる。例えば、6つの最も重要なビットは、エントリがベース値（8～12ビット）とスロープ（6ビット）との値の複数のペアである64エントリ・ルックアップ・テーブルにアドレスすることができる。そして、6つの最も重要ではないビットとスロープとの積がベース値に加算されて、8～12ビットの最終的に補正された値を生成する。図9bは区分線形近似曲線を例示し、図9cは対応する動作を例示する。

【0046】LCDディスプレイは線形であると考えることができ、ガンマ補償を不要とすることに留意願いたい。しかしながら、LCDディスプレイ・モジュールは、通常は、NTSC入力（それはすでにガンマ補償されている）を期待しており、それ故に、この期待されたガンマ補正を補償するために何らかの「ガンマ不補正」

（逆ガンマ補正）を行う。それで、そのようなLCDプレビュー・モジュールを用いる好ましい実施例のDSCにおいては、ガンマ補正をなおも行っていて、NTSCは信号をLCDモジュールに送出する前にそれを符号化する。

【0047】ガンマ補正は、画像パイプライン処理の全段の終わりにあつて、ディスプレイに行く直前に行われる。代わりに、画像パイプラインは、パイプラインにおいてより早くすなわちCFA補間段の前にガンマ補正を行うことができる。

20 【0048】CFA補間

カラーフィルタ・アレイ（CFA）を用いることにより、各カラー平面の有効解像度が低減される。任意の所定の画素位置には、1つのカラー画素情報（RGB原色の場合にはRかGかB）のみがある。しかしながら、DSCにおける各画素では最大限カラー解像度（R、GおよびB）を生成することが要求される。これを行うことができるために、失われている画素値（G位置でのRおよびBなど）がCFA補間において局所的な隣接部の値から補間によって再構築される。このシステムにおけるDSPの利点を生かすために、補間フィルタとしてFIR核（FIR-kernel）が使用されている。フィルタの長さ（FIR核）と重みとは実例によって異なる。帯域間の関係もまた考慮されなければならない。図10は、ハードワイヤード・プレビュー・エンジン・モジュールにおけるCFA補間の実現を説明する。それは、基本的には、垂直補間が続く水平補間用の1D・FIR核を使用する。

【0049】高品質画像処理用のDSPサブシステムの実行は、それが完全にプログラム可能であつて2Dフィルタ核を使用することができるという点で異なっている。改良されたCFA補間技術用のいくつかの背景情報（図10）と提案とが、以下に続くセクションで示される。

【0050】カラー補正

捕獲と再生／印刷とで異なる照明体によって引き起こされるカラー外観の変化は、赤、緑および青チャンネルを独立してバランスさせることだけでは補正できない。これを補償するために、色調（カラー）補正行列は、照明体を考慮に入れた補正RGB画素値にRGB画素値をマッピングする。

【0051】その原理は以下の通りである。I1は記録照明体を示すN×N斜行列を示し、Sは各カラーについ

て1列ベクトルを備えるイメージ・モジュールのスペクトラム特性を示す $N \times 3$ 行列を示し、 R は場面の反射率を示す $1 \times N$ 列ベクトルを示すものとする。画素位置での測定された3刺激値 X_1 は、次式で与えられる。

【0052】

【数3】 $X_1^T = R^T * I_1 * S$

ここで、

$SS = S * S^T$

【0053】場面が I_2 によって照明されているならば測定されたであろう X_2 に測定された3刺激値 X_1 を交換することができる。

【0054】

【数4】

$X_2^T = X_1^T * S^T * SS^{-1} * I_1^{-1} * I_2 * S$

【0055】 3×3 変換行列 $S^T * SS^{-1} * I_1^{-1} * I_2 * S$ は、センサのスペクトラム応答が測定されることができるものとして、オフラインで計算することができる。このように、異なる照明体についての一組のカラー補正行列をカメラに記憶すれば十分である。カラー外観の主観的好みはユーザ間で変わるので、これらをカラー補正行列に含めるか画像処理パイプラインに別のステップを加える（例えば、「色調スケール」）ことは容易に可能である。

【0056】カラー空間変換

CFA補間およびカラー補正の後、画素は、典型的には、RGBカラー空間にある。圧縮アルゴリズム（JPEG）はYCbCrカラー空間に基づいているので、カラー空間変換が実行されなければならない。好ましい実施例のDSCはまた、TVでの表示のために、また、LCDプレビューに送出するために、NTSC信号出力を生成する。それ故に、RGBからYCbCrへのカラー空間変換が実行される必要がある。これは線形変換であり、Y値、Cb値およびCr値はそれぞれ、そのピクセル位置でのR値、G値およびB値の重付け合計である。図11aは、ハードワイヤード・プレビュー・エンジンにおいて実現されるカラー変換を例示する。DSP（再生）実行は、原理的には同様であるが、より高い精度の変換を可能とする。

【0057】

【数5】

$$\begin{bmatrix} Y \\ Cb \\ Cr \end{bmatrix} = \begin{bmatrix} \alpha1 & \alpha2 & \alpha3 \\ \alpha4 & \alpha5 & \alpha6 \\ \alpha7 & \alpha8 & \alpha9 \end{bmatrix} \begin{bmatrix} R \\ G \\ B \end{bmatrix}$$

【0058】エッジ・エンハンスメント

CFA補間の後に、画像は補間フィルタのローパスフィルタリング効果により少し「スムーズ」に見える。画像をシャープにするためには、Y成分のみについて動作すれば十分である。各画素位置では、典型的には二次元FIRフィルタであるエッジ検出器を用いてエッジの大き

さを計算する。好ましい実施例は 3×3 ラプラス演算子を用いる。エッジの大きさは、画像のシャープさを高めるために原輝度（Y）画像に加算される前に、閾値がとられてスケーリングされる。エッジ強調はハイパスフィルタであり、このハイパスフィルタもノイズを増幅する。この増幅されたノイズを回避するために、閾値機構が用いられてエッジ上にある画像のこれらの部分のみを強調する。増幅されたエッジの大きさは変えられる。閾値動作がノイズの増幅を低減するのに必要である。したがって、エッジの素子であるこれらの画素のみが強調される。輝度チャンネルに加算される強調信号は図11bのようにグラフィックに表すことができ、パラメータ t_1 、 t_2 およびスロープ s_1 は最高品質を得るのに必要であると思われるように選択されることができる。

【0059】誤りカラー抑制

エッジ強調はY画像において行われるのみであることに留意願いたい。エッジでは、カラー・チャンネルの補間画像が十分に整列されないかもしれない。これは、シャープなエッジで厄介な虹のような人工物を引き起こす。したがって、Y成分におけるエッジでカラー成分Cb、Crを抑制することによって、これらの人工物を低減することができる。エッジ検出器の出力に基づいて、カラー成分Cb、Crは、画素当りベースで1未満の係数と乗算され、誤りカラー人工物を抑制する。

【0060】画像圧縮

画像圧縮ステップは、典型的には、約10:1から15:1に画像を圧縮する。好ましい実施例のDSCはJPEG圧縮を用いる。これは、良好な性能を与えるDSTベース画像圧縮技術である。

【0061】オート露光

場面の明るさが変化することにより、良好な全体画像品質を得るのに、CCDの露光を制御してデジタル化画像のダイナミックレンジを最大にすることが必要である。露光制御の主なタスクは、シャッタースピードおよび可能ならば光学システムの開口を制御することによって、センサを線形レンジで作動させ続けるものである。虹彩絞りを閉じることとシャッター速度を遅くすることとはお互いに補償し合うので、露光が変わらないままである一定のパラメータ範囲が存在する。高速で動く場面を捕獲するというような他の制約がユーザによって望まれるときにある程度までしかこれを達成することができないのは明白である。センサを線形レンジで作動させ続けようとするに加えて、ADCのダイナミックレンジしたがってデジタル化画像を最大にすることが望まれる。これは、AFEにおけるPGAを制御することによって行われる。関連する制御パラメータを得るのに必要な処理は、DSPで行われる。

【0062】オートフォーカス

画像処理を通してDSCにおけるレンズ焦点を自動的に調整することもできる。オート露光と同様に、これらの

オートフォーカス機構もフィードバックループにおいて作動する。それらは、レンズ焦点の品質を検出するために画像処理を行って、画像がシャープに焦点を結ぶまで反復してレンズ・モータを動かす。オートフォーカスは、先に説明されたエッジ強調からのエッジ測定に依存する。

【0063】再生

好ましい実施例のDSCはまた、ユーザが捕獲画像をカメラのLCDスクリーン上か外部TVモニタ上で見るようにすることができるようにする。捕獲画像はJPEGビットストリームとしてSDRAM（または、コンパクトフラッシュメモリ）に記憶されるので、再生モード・ソフトウェアもDSP上に備えられる。この再生モード・ソフトウェアは、JPEGビットストリームを復号し、復号された画像を適当な空間解像度に縮小拡大し、それをLCDスクリーンおよび／または外部TVモニタ上に表示する。

【0064】ダウンサンプリング

好ましい実施例のDSCシステムでは、JPEGデータを復号した後の再生モードの間の画像は、CCDセンサの解像度、例えば2メガピクセル（1600×1200）である。この画像は、CCDセンサの解像度によってより大きなものとすることもできる。しかしながら、表示する目的のためには、この復号データは、NTSC符号器に送出することができるようになる前に、NTSC解像度（720×480）にダウンサンプルされなければならない。それ故に、DSCは、再生モードの末尾でダウンサンプリング・フィルタを実現し、それによって、更なるDSP計算を要求する。好ましい実施例は、この更なるDSP計算の問題を、JPEG圧縮解除モジュールの一部として含まれるDCTドメイン・ダウンサンプリング方式によって解決する。JPEG圧縮解除は本質的に3つの段（すなわち、最初のエントロピー復号化段、それに続く反量子化段および最後のIDCT段）を含むことに留意願いたい。JPEGでは、IDCTは8×8画素のブロックで行われる。好ましい実施例は、IDCTドメインにおいて4×4IDCTを（8×8DCT係数ブロックからの）左上4×4DCT係数まで使用することによって、2メガピクセル画像をNTSC解像度（4/8ダウンサンプリング）にダウンサンプルし、これによって、IDCTおよび4/8ダウンサンプリングの双方を1つのステップで効率的に達成する。サンプリング比は、1/8（最小画像）と8/8（最大解像度画像）との間で変えることができる。

【0065】分離可能二次元4ポイントIDCTが適用されて、左上（低空間周波数）4×4DCT係数から画像画素の4×4ブロックを得る。この低オーダーIDCTによって、反折返し（anti-aliasing）フィルタリングと8から4のデシメーション（decimation）とを効率的に結合する。使用された反折返しフィルタは、保持さ

れたDCT係数をスケーリングすることなくDCTドメインにおいて16の最低周波数成分のみを保持するという簡単な動作に対応する。この簡単なフィルタは折返し（aliasing）効果を低減するのに有効であるが、好ましい実施例は、更に折返しを低減するために、より良好な周波数応答を備えるローパスフィルタを有する。他のローパスフィルタの使用は、スケーリング係数が各DCT係数の位置である保持された係数のスケーリングを導く。DCTドメイン・ダウンサンプリング技術は計算の複雑さを増大しないことに留意願いたい。実際、それは、エントロピー復号化後のJPEG復号化段が左上4×4係数を除いた8×8DCT係数全体を取り扱う必要はないので、計算を低減する。他の反折返しフィルタの使用は、係数スケーリング動作が低オーダーIDCT動作にマージされることができるので、複雑さを加えない。このDCTドメイン・ダウンサンプリング・アイデア技術は他のCCDセンサ解像度について $n/8$ （ $n=1, \dots, 7$ ）ダウンサンプリング比を提供することができることに留意願いたい。

【0066】アップサンプリング

画像のズーム用切り取られた画像を表示することもアップサンプリング方式を用いる。ダウンサンプリングと反対のアプローチはエレガント・ツールを提供する。最初の場合には、8×8DCT係数は、 $N \times M$ 係数（ $N, M > 8$ ）のブロックを形成するようにゼロで（実質的に）垂直および水平に拡大される。このブロックでは、サイズが $N \times M$ のIDCTが実行され、空間ドメインに $N \times M$ サンプルを生成する。現在、ほとんどの画像パイプライン動作は標準化されていない。プログラム可能DSCエンジンを持つことは、ソフトウェアをグレードアップして新しい標準を構成したり画像パイプライン品質を向上する能力を提供する。未使用の性能は、ヒューマン・インターフェース、音声注釈、オーディオ記録／圧縮、モデム、ワイヤレス通信などのような他のタスク専用とすることもできる。図27は、CFA補間、ホワイトバランス、カラー補正、色調スケーリング、ガンマ補正、RGBからYCrCbへの変換、エッジ強調、エッジ検出、カラー・プーストおよびJPEG圧縮の準備における誤りカラー抑制を含む前処理機能ブロック図を示す。以下のセクションは、CFA補間に関する好ましい実施例を説明する。

【0067】折返しを低減したCFA補間

バイエル・パターン（図7a）用の好ましい実施例のCFA補間は、緑チャンネルからの高周波を用いて赤および青チャンネル補間を修正して、他のカラー・チャンネルの信号を用いることによって画像内のエッジでの折返し成分を低減する。これによって、人工物が低減され、シャープさが向上し、更なる後処理が避けられる。実際、以下のような手順である。

（1）緑チャンネルに補間を適用する（いかなる補間方

法でも)。これは緑平面を生成する。

(2) 緑チャンネルにおいてエッジを検出する(勾配または他の方法によって)。

(3) 緑チャンネルのハイパス成分を計算する(任意のハイパスフィルタを備えたフィルタ)。

(4) 赤チャンネルに補間を適用する(いかなる補間方法でも)。これは赤平面を生成する。

(5) (3) のハイパス成分を(重付け係数で)赤チャンネルに加算する。

(6) 青チャンネルに補間を適用する(いかなる補間方法でも)。これは青平面を生成する。

(7) (3) のハイパス成分を(重付け係数で)青チャンネルに加算する。

【0068】それで、最終画像は3つのカラー平面からなる。すなわち、ステップ(1)からの緑平面とステップ(5)からの赤平面とステップ(7)からの青平面とである。すなわち、最終画像の一画素について、緑の強度はステップ(3)からの緑平面の対応画素の値となるようにとられ、赤の強度はステップ(5)からの修正赤平面の対応画素の値となるようにとられ、青強度はステップ(7)からの修正青平面の対応画素の値となるようにとられる。前記の理論的な分析: 各CCD画素はその画素の空間的広がりにはわたる入射光信号を平均化し、こうして、そのCCDは入射光信号のローパスフィルタリングに画素サイズの逆数であるカットオフ周波数を効率的に提供する。また、画素についてのカラーフィルタによる画素アレイのサブサンプリングは、各カラー平面における折返しに導く。実際、赤と青については、サブサンプリングは各方向において2の係数によるものであり、それで、周波数スペクトラムは各方向において最大周波数の半分で折れる。こうして、赤および青のベースバンド・スペクトラム領域は原アレイ・スペクトラム領域の各4分の1である(赤および青サンプリングが原アレイの各4分の1であることを反映している)。緑については、スペクトラムの折れが斜め方向で赤および青と同じ大きさの $2^{1/2}$ の距離であるという点で、サブサンプリングは半分だけしか良好ではない。緑のベースバンド・スペクトラムは、原アレイ・スペクトラムの2分の1の領域である。

【0069】エッジでのカラー縁取りは、折返し問題である。また、たとえ折返しが存在していなくとも、非類似のベースバンド・スペクトラムもカラー縁取りに導く。実際、折返しが必ずしも一つのカラー・バンド画像では見えないが、3つのカラー成分を組み合わせると1つのカラー画像にすることに影響があることは明白となる。赤と緑と青との間のサンプリング格子のシフトは、折返し信号成分の位相シフトを引き起こす。一次元の例はこれを明らかにする。一次元離散信号 $f(n)$ と、それぞれ2の係数によるが偶数番目のサンプルの一つと奇数番目のサンプルの一つの(それで、1つのサンプルによ

ってサンプリング格子のシフトがある) 2つのサブサンプリングとを仮定する。

【0070】

【数6】 $f_{\text{even}}(2m) = f(2m)$

$f_{\text{even}}(2m+1) = 0$

$f_{\text{odd}}(2m) = 0$

$f_{\text{odd}}(2m+1) = f(2m+1)$

【0071】もちろん、 $f(n) = f_{\text{even}}(n) + f_{\text{odd}}(n)$ である。 $F(z)$ を $f(n)$ の z 変換とし、 $F_{\text{even}}(z)$ を $f_{\text{even}}(n)$ の z 変換とし、 $F_{\text{odd}}(z)$ を $f_{\text{odd}}(n)$ の z 変換とする。ここで、 $F_{\text{even}}(z)$ は z の偶数関数(z の偶数乗のみ)であり $F_{\text{odd}}(z)$ は z の奇数関数(z の奇数乗のみ)であることに留意願いたい。

【0072】

【数7】 $F_{\text{even}}(z) = \{F(z) + F(-z)\} / 2$

$F_{\text{odd}}(z) = \{F(z) - F(-z)\} / 2$

【0073】 $F(-z)$ は、折返しに対応し、また、反対符号すなわち π の位相シフトで現れる。

【0074】カラー縁取りは折返し成分の π の位相シフトによって低減することができる。しかしながら、これを達成するのは非常に困難である。というのは、たった一つの利用できる信号は原信号と折返し信号との和であるからである。したがって、好ましい実施例は別のアプローチを有する。2つ(または、それ以上)のサブサンプルされた信号(すなわち、赤、緑および青)が同一の特性(例えば、灰色スケール画像についてのような)を有している限り、原画像の完全再構築は、サブサンプルされた信号を加えさえすれば達成できる。しかしながら、CFA補間においては、一般に、サブサンプルされた信号は異なるカラー・バンドから生じている。折返しのエラーは、異なるカラー・バンドの補間信号が誤って配列されたエッジで特に目に見えるものとなる。したがって、好ましい実施例は、サブサンプルされた信号の他のものを使うことによってエッジのみでの折返し成分を低減することによって、エッジでのカラー縁取りを阻止する。これによって、人工物が低減でき、シャープさを向上し、後処理が加わるのを避けるものとなる。

【0075】とりわけ、バイエル・パターンCFAについては、緑チャンネルは赤および青チャンネルよりも高いカットオフ周波数を有しており、それ故に、緑チャンネルの折返しはさほど重要なものではない。補償されるべき折返し信号はハイパス信号であり、それは緑チャンネルのハイパス成分として見積もられ、これは赤および青チャンネルに(緑のサブサンプリング格子に関する赤および青のサブサンプリング格子のオフセットによる位相シフトにより減算されるよりもむしろ)加算される。ハイパス緑成分は、赤および青のサブサンプリングに加算されるに先立って、スケール係数で乗算されることができる。信号は、赤、青を補間している間かその後に加算される。

【0076】中間色相を適応するCFA補間

代わりのCFA補間の好ましい実施例は、まず、 5×5 FIRフィルタを使ってバイエル・パターン緑を補間し、その後、補間された緑を用いてそれぞれ2つのステップで赤および青を補間する。すなわち、まず、斜めに補間して原緑パターンに類似するパターンを形成し（この補間は緑による正規化を用いて高周波数を見積り）、その後、4つの最も近い隣接補間を適用して（緑の正規化を再度用いて高周波数を見積もって）赤または青平面を完了する。以下のように y がアレイの行番号で x が列番号である画素位置 (y, x) についてのCFA値をより明白に表わす。すなわち、 y および x が共に偶数である画素位置 (y, x) での赤値 $R(y, x)$ と、 y および x が共に奇数である青値 $B(y, x)$ と、他の位置すなわち $y+x$ が奇数である緑値 $g(y, x)$ である。

【0077】まず、 $G^{\wedge}(y, x)$ が緑平面補間の結果生じる画素位置 (y, x) での緑値を表わすものとし、これはすべての画素位置 (y, x) について定義される。この補間は、以下のセクションのエッジ保存補間を含む様々な方法によって行うことができる。多くの補間は原緑値を変えない、すなわち、 G が元々定義されると（すなわち、 $y+x$ が奇数であると）、 $G^{\wedge}(y, x) = G(y, x)$ が真であるということに留意願いたい。次に、青についてラベル付けされるとともに補間寄与を示すのに矢印を用いる図28に例示されるように、2つのステップで赤補間および青補間をそれぞれ定義する。まず、赤ステップである。 $R(y, x)$ は、すでに、 m および n を整数として $y = 2m$ および $x = 2n$ で画素位置 (y, x) について定義されており、それで、第1に、 $y = 2m+1$ および $x = 2n+1$ について $R^{\wedge}(y, x)$ を定義する。

【0078】

【数8】 $R^{\wedge}(y, x) = G^{\wedge}(y, x) \{R(y-1, x-1)/G^{\wedge}(y-1, x-1) + R(y-1, x+1)/G^{\wedge}(y-1, x+1) + R(y+1, x-1)/G^{\wedge}(y+1, x-1) + R(y+1, x+1)/G^{\wedge}(y+1, x+1)\}/4$

【0079】これは、赤平面を $B(y, x)$ が定義された画素に補間する。（図28は、青についての類似する補間を例示する。）この補間は本質的には対応緑値によって各位置で正規化された値で (y, x) 周りの 3×3 正方形の4つの角で赤値を平均化する。緑値に閾値未満のものがあれば、正規化を省略して赤値を平均することだけ行われる。同じ緑値が用いられているので、最初の赤ステップと並列して最初の青ステップを行う。最初の青ステップ： $B(y, x)$ は、 m および n を整数として $y = 2m+1$ および $x = 2n+1$ で画素位置 (y, x) についてすでに定義されているので、まず、 $y = 2m$ および $x = 2n$ について $B^{\wedge}(y, x)$ を定義する。

【0080】

【数9】 $B^{\wedge}(y, x) = G^{\wedge}(y, x) \{B(y-1, x-1)/G^{\wedge}(y-1, x-1) + B(y-1, x+1)/G^{\wedge}(y-1, x+1) + B(y+1, x-1)/G^{\wedge}(y+1, x-1) + B(y+1, x+1)/G^{\wedge}(y+1, x+1)\}/4$

【0081】これは、図28の左手部分に例示されるように $R(y, x)$ が定義された画素に青平面を補間する。ここでも、この補間は、本質的に、対応緑値によって各位置で正規化された値で (y, x) 周りの 3×3 正方形の4つの角で青値を平均化する。第2の赤ステップ。 $y+x$ が奇数である（ $y = 2m$ および $x = 2n+1$ か $y = 2m+1$ および $x = 2n$ である）場合の $R^{\wedge}(y, x)$ を定義する。

【0082】

【数10】 $R^{\wedge}(y, x) = G^{\wedge}(y, x) [R^{\wedge}(y-1, x)/G^{\wedge}(y-1, x) + R^{\wedge}(y, x+1)/G^{\wedge}(y, x+1) + R^{\wedge}(y+1, x)/G^{\wedge}(y+1, x) + R^{\wedge}(y, x+1)/G^{\wedge}(y, x+1)]/4$

【0083】この第2のステップは、第1のステップによって定義された赤平面部分を $G(y, x)$ が定義される画素に補間する。ここでもまた、この補間は、本質的に、対応緑値によって各位置で正規化された値で (y, x) の4つの隣接画素での赤値を平均化する。第2の青ステップ。 $y+x$ が奇数（ $y = 2m$ および $x = 2n+1$ か $y = 2m+1$ および $x = 2n$ ）であるものについて定義する。

【0084】

【数11】 $B^{\wedge}(y, x) = G^{\wedge}(y, x) \{B^{\wedge}(y-1, x)/G^{\wedge}(y-1, x) + B^{\wedge}(y, x+1)/G^{\wedge}(y, x+1) + B^{\wedge}(y+1, x)/G^{\wedge}(y+1, x) + B^{\wedge}(y, x+1)/G^{\wedge}(y, x+1)\}/4$

【0085】この第2のステップは、第1のステップによって定義された青平面部分を $G(y, x)$ が定義される画素に補間する。ここでもまた、この補間は、本質的には、対応緑値によって各位置で正規化される値で (y, x) の4つの隣接画素で青値を平均化する。最終カラー画像は、3つの補間されたカラー平面 $G^{\wedge}(y, x)$ 、 $R^{\wedge}(y, x)$ 、 $B^{\wedge}(y, x)$ によって定義される。 $G^{\wedge}(y, x)$ について用いられる特定の補間は、 $R^{\wedge}(y, x)$ および $B^{\wedge}(y, x)$ のために用いられる2ステップ補間用の正規化において反映される。

【0086】エッジを保存するCFA補間

代わりのCFA補間の好ましい実施例は、補間された画素緑値を最も近い隣接画素緑値と比較し、また、補間された値が範囲外にあれば補間された値を隣接値と置き換えることによって、（小さな）FIRフィルタと保存エッジとでバイエル・パターン緑を補間する。図29は緑補間を例示する。この緑補間の後に、赤平面および青平面を補間する。とりわけ、第1に、各画素 (y, x) で以下の 5×5 FIRフィルタを $x+y$ が奇数である画素 (y, x) 上で定義される $G(y, x)$ に適用し、すべての (y, x) について定義される $G_1(y, x)$ を生成する。

【0087】

【数12】

$$1/200 \begin{vmatrix} & 0 & -11 & 0 & -11 & 0 \\ & -11 & 0 & 72 & 0 & -11 \\ & 0 & 72 & 200 & 72 & 0 \\ & -11 & 0 & 72 & 0 & -11 \\ & 0 & -11 & 0 & -11 & 0 \end{vmatrix}$$

【0088】200の中央エントリは、 $G(y, x)$ がCFAにおいて定義される (y, x) について $G1(y, x) = G(y, x)$ を意味するに過ぎない。緑値は0~255の範囲にあることと負値は0に切り捨てられることに留意願いたい。もちろん、他のFIRフィルタを用いることもできるが、このものが簡単で有効である。次に、 $G1(y, x)$ が補間される (y, x) について、4つの最も近い隣接値 $G(y \pm 1, x)$ 、 $G(y, x \pm 1)$ を考慮して、最大および最小の値を破棄する。AおよびBを残りの2つの最も近い隣接値であって、BがA以下であるとすると、そのとき、最終補間緑値 $G^*(y, x)$ は以下のように定義される。

【数13】

$$G^*(y, x) = \begin{cases} A & G1(y, x) < A \text{ のとき} \\ G1(y, x) & A \leq G1(y, x) \leq B \text{ のとき} \\ B & B < G1(y, x) \text{ のとき} \end{cases}$$

【0089】これは、補間された値を隣接画素値の中間範囲に固定し、一つのエッジを超えた最も近い隣接画素が補間画素値を薄めないものとする。図29は緑補間全体を示す。赤補間および青補間によって画像を完成させる。赤補間および青補間はそれぞれ、単一ステップの補間であってもよいし、エッジ保存された緑値を用いる前述のセクションにおいて説明したような2ステップ補間であってもよいし、他の種類の補間であってもよい。

【0090】CFA補間とノイズフィルタリング

好ましい実施例は、一体化されたアプローチでノイズを制限するローパスフィルタリングが続いて行われるCFA補間に必要なラインメモリに保存する。とりわけ、CFA補間は、典型的には、図30に例示されるように、間にラインメモリを有する水平補間ブロックおよび垂直補間ブロックを含む。水平補間ブロックは、CFA信号の行の入力と、2つのトグルスイッチと、2つのゼロ挿入サブブロックと、2つの3タップFIRフィルタ（係数0.5, 1.0, 0.5）と、2つの出力（各カラーにつき1つの出力）とを有する。FIRフィルタの各々は、入力カラー値を再生するに過ぎず、また、挿入されたゼロの代わりに連続する入力カラー値の平均を入れる。2つのサブブロックのゼロ挿入およびトグル・タイミングは、互いに交互になる。水平補間ブロックのブロック図が図31に示され、生データ $R/G/R/G/B/G/B/G/B$ を有し、このブロックにおいて、行補間された赤および緑信号が出力される。生データ入力の行が $B/G/B/G/B$ であるならば、補間された青およ

24

び緑信号が出力される。ライン（行）メモリは、データを垂直補間ブロックで補間するために、1CFAライン（行）周期だけデータを遅延させる。図32は、4つのラインメモリとそのメモリの入出力データとを示す。行データが入力するにつれて増大する（偶数）行番号を示す m と列番号を示す n についての $R/G/R/G/\dots$ 生データの入力行の場合には、入力および出力データは、

Input_A=R(m, n)

10 Output_A1=Input_A=R(m, n)

Output_A2=G(m-1, n) これは生データ $G/B/G/B/\dots$ 行の前の行からの補間された緑であった。

Output_A3=R(m-2, n) これは生データ $R/G/R/G/\dots$ 行の2つ前の行からの補間された赤であった。

Input_B=G(m, n)

Output_B1=Input_B=G(m, n)

Output_B2=B(m-1, n) これは生データ $G/B/G/B/\dots$ 行の前の行からの補間された青であった。

Output_B3=G(m-2, n) これは生データ $R/G/R/G/\dots$ 行の2つ前の行からの補間された緑であった。

20

これによって、垂直補間のために赤の2行 $R(m, n)$ 、 $R(m-2, n)$ が備わり、赤の $m-1$ 行を生成し、また、垂直補間を必要としない緑行 $G(m, n)$ 、 $G(m-1, n)$ 、 $G(m-2, n)$ も備わるものとなる。

【0091】 $G/B/G/B/\dots$ 生データの次の入力行（行 $m+1$ ）によって以下の入力および出力データが導かれる。

Input_A=G(m+1, n)

Output_A1=Input_A=G(m+1, n)

30

Output_A2=R(m, n) これは生データ $R/G/R/G/\dots$ 行の前の行から補間された赤であった。

Output_A3=G(m-1, n) これは生データ $G/B/G/B/\dots$ 行の2つ前の行から補間された緑であった。

Input_B=B(m+1, n)

Output_B1=Input_B=B(m+1, n)

Output_B2=G(m, n) これは生データ $R/G/R/G/\dots$ 行の前の行から補間された緑であった。

Output_B3=B(m-1, n) これは生データ $G/B/G/B/\dots$ 行の2つ前の行から補間された青であった。

40

これによって、垂直補間のために2つの青の行 $B(m+1, n)$ 、 $B(m-1, n)$ が備わり、 m 行の青を定義し、また、垂直補間を必要としない緑行 $G(m+1, n)$ 、 $G(m, n)$ 、 $G(m-1, n)$ も備わる。

【0092】図33は垂直補間用の組合せを示す。とりわけ、行 m 出力（行 $m+1$ 入力）については組合せは（図33b）、

緑は $G(m, n)$

赤は $R(m, n)$

青は $(B(m-1, n) + B(m+1, n)) / 2$

である。また、行 $m-1$ 出力（行 m 入力）については組

50

合せは(図33a)、
 緑は $G(m-1, n)$
 赤は $(R(m, n) + R(m-2, n)) / 2$
 青は $B(m-1, n)$
 である。

【0093】図33が例示するように、垂直ローパスノイズフィルタは、3つの緑出力(行 m 入力に対して $G(m-2, n)$, $G(m-1, n)$ および $G(m, n)$ と、行 $m+1$ 入力に対して $G(m-1, n)$, $G(m, n)$ および $G(m+1, n)$)に直接適用することができるが、図32の4つのラインメモリが十分なライン(行)を出力しないので、赤と青とは垂直にフィルタすることができない。むしろ、図34に例示されるように、8つのラインメモリが必要である。

【0094】図35aおよび図35bは、緑垂直ノイズ低減フィルタ・ブロックAと緑ノイズ・ブロックBと青/赤緑ノイズ差分ブロックCと赤/青緑ノイズ総和ブロックDとを含む垂直補間およびローパスノイズフィルタリングの好ましい実施例の組合せを例示する。図35aおよび図35bの好ましい実施例に対する6つの入力10は、図30から図32の水平補間および4つのラインメモリの出力であり、このように、図34の公知の垂直補間フィルタへの入力と同じである。この補間とノイズフィルタリングとをプログラム可能プロセッサ上で実施するためには、図34の8つのラインメモリが図30から図32の4つのラインメモリの2倍のプロセッサ・メモリ空間をとり、これは大きなメモリ空間となり得る。2メガピクセル(1920×1080画素)CCDのような大きなCFAについては、ラインメモリは1~2キロバイトであり、差はプロセッサ・メモリの4~8キロバイトとなる。

【0095】より詳細には、図35aは、図32の水平補間+4つのラインメモリへの m が偶数である入力列 m (生CFAデータ $R/G/R/G/\dots$)の場合のノイズ低減および垂直補間を例示する。図35aの左手エッジでの6つの(水平に補間された)入力は、 $R(m, n)$, $G(m-1, n)$, $R(m-2, n)$, $G(m, n)$, $B(m-1, n)$ および $G(m-2, n)$ であり(すなわち、図32における出力)、また、出力は、行 $m-1$ についてノイズ低減されたカラー、すなわち、 $R''(m-1, n)$, $G''(m-1, n)$ および $B''(m-1, n)$ である。まず、垂直補間(図35aの左手部分)は、 $R(m, n)$ および $R(m-2, n)$ を平均化して $R(m-1, n)$ を生成し、 $G(m-1, n)$ および $B(m-1, n)$ は入力としてすでに存在する。そして、ノイズ低減フィルタ(図35aの右手部分におけるブロックA)は、垂直にローパスフィルタリングされた緑 $G''(m-1, n)$ を生成して出力する。

【0096】

【数14】 $G''(m-1, n) = [G(m, n) + 2 * G(m-1, n) + G(m-2, n)] / 4$

10

【0097】次に、ブロックBは、 ΔG を G と G'' との差として生成する、すなわち、 ΔG は G の垂直高周波部分である。

【0098】

【数15】

$\Delta G(m-1, n) = G(m-1, n) - G''(m-1, n)$

【0099】 G は、バイエルCFAにおける B および R の2倍の頻度でサンプルされるので、 G の直接高周波見積りは B および R のそれよりも良いように思え、このように、好ましい実施例はノイズ低減用の減算に ΔG を用いる。垂直平均 $[G(m+1, n) - G(m-1, n)] / 2$ と $G''(m, n)$ との差が $-\Delta G(m, n)$ と等しくなり、それにより、垂直に補間され(平均化され)かつローパスフィルタリングされるべき R および B について、 R および B から減算されるべき G によって提供される高周波数見積りが反対の符号を有するものとなることに留意願いたい。

【0100】このように、ブロックCは、 ΔG を B から減算して行 $m-1$ について B'' を生成する。というのも、 B は $n-1$ について垂直に補間されないからである。

【0101】

【数16】

$B''(m-1, n) = B(m-1, n) - \Delta G(m-1, n)$

【0102】本質的に、 G の垂直高周波部は B の垂直高周波部についての見積りとして用いられ、 B の直接垂直ローパスフィルタリングは適用されない。

【0103】続いて、ブロックDは、 ΔG を R に加算して行 $m-1$ について R'' を生成する。というのも、 R は垂直に補間されなかったからである。

【0104】

【数17】

$R''(m-1, n) = R(m-1, n) + \Delta G(m-1, n)$

【0105】ここでも、 G の垂直高周波部が R の高周波部の代わりに用いられ、垂直平均化が $R(m-1, n)$ を生成するので、 ΔG の反対符号が高周波数見積りを減算するのに用いられる。

【0106】このように、ノイズが低減されフィルタリングされた3つのカラー出力行 $m-1$ は、先の $G''(m-1, n)$, $R''(m-1, n)$ および $B''(m-1, n)$ である。同様に、入力行 $m+1$ からの出力行 m (ここでも m は偶数)および生CFAデータ $G/B/G/B/\dots$ について、6つの(水平に補間された)入力は、 $G(m+1, n)$, $R(m, n)$, $G(m-1, n)$, $B(m+1, n)$, $G(m, n)$ および $B(m-1, n)$ であり、出力は、行 m についてノイズの低減されたカラー $R''(m, n)$, $G''(m, n)$ および $B''(m, n)$ である。垂直補間(図35bの左手部分)は、 $B(m+1, n)$ と $B(m-1, n)$ とを平均化して $B(m, n)$ を生成

し、 $G(m, n)$ と $R(m, n)$ とはすでに入力として存在する。ノイズ低減フィルタ（図35bの右手部分）ブロックAは、再度垂直にローパスフィルタリングされた緑 $G''(m, n)$ を次の通り生成する。

【0107】

【数18】 $G''(m, n) = \{G(m+1, n) + 2 * G(m, n) + G(m-1, n)\} / 4$

【0108】次に、ブロックBは、再度、Delta__Gと呼ばれるGの垂直高周波部分をGと G'' との差分として生成する。

【0109】

【数19】 $\Delta G(m, n) = G(m, n) - G''(m, n)$

【0110】その後、ブロックCは、再度、Delta__Gを（行 $m-1$ 出力についてはBよりもむしろ）Rのみから減算して R'' を生成する。

【0111】

【数20】 $R''(m, n) = R(m, n) - \Delta G(m, n)$

【0112】このように、Gの高周波部分は、再度、Rのノイズのある部分についての見積りとして用いられ、また、Rの直接のノイズフィルタリングは適用されず、行 m についてはDelta__Gが行 $m-1$ に対して加算されるよりはむしろ減算される。実際、奇数行はRを垂直平均として定義しているので、Rについて、偶数行はDelta__Gを減算させ、奇数行はDelta__Gを加算させる。最後に、ブロックDは、Delta__GをBに加算して B'' を生成する。

【0113】

【数21】 $B''(m, n) = B(m, n) + \Delta G(m, n)$

【0114】このように、Bの直接垂直ローパスフィルタリングの代わりに、Rについて、Delta__G垂直高周波数見積りは、行ごとに交代でBに加算されまたBから減算される。所定の行について、RおよびBの一方は先行する行および後続する行の平均であるので、RおよびBについてのDelta__G項は反対の符号を有することに留意願いたい。

【0115】要するに、好ましい実施例は、Gに基づく高周波数見積りを用いることによってたった4つのラインメモリでCFA水平補間、垂直補間およびローパスフィルタリングを模倣することができる。図36aから図36bおよび図37aから図37bは、Gの垂直ローパスフィルタリングが、図35aから図35bの好ましい実施例の $1/4$ 、 $1/2$ 、 $1/4$ の重付けとは異なる代替の実施例を例示している。

【0116】補色CCD用のCFA補間

補色パターンCFA（図7bに例示される）のための好ましい実施例のCFA補間は、単純補間を、それに続くカラー不均衡の検出および調整による画像品質強調と組み合わせる。とりわけ、各画素で定義された最初の補間をすべての4つの補色値とし、色値を Y_e （黄）、 C_y （シアン）、 M_g （マゼンタ）および G （緑）と記す。

最初に、各画素で不均衡ファクター μ を計算する。

【0117】

【数22】 $\mu = Y_e + C_y - 2 * G - M_g$

【0118】この不均衡ファクターは、理想の画素カラー値と実際の画素カラー値との差を現す。実際に、赤値（R）、緑値（G）および青値（B）に関する補色値の定義は、 $Y_e = R + G$ 、 $C_y = G + B$ および $M_g = B + G$ である。それ故に、画素のカラー値について以下の関係が常に成立する。

10 【0119】

【数23】 $Y_e + C_y = 2 * G + M_g$

【0120】このように、不均衡ファクター μ は理想的には消失する。エッジが画素に近いとき、不均衡はCFAにおける4つのカラー・サンプルの各々の空間的差分により生じ得る。好ましい実施例は、不均衡を検出し、各カラー値を変更することによって調整する。

【0121】

【数24】 $Y_e' = Y_e - \mu / 4$

$C_y' = C_y - \mu / 4$

20 $M_g' = M_g + \mu / 4$

$G' = G + \mu / 8$

【0122】その後、これらの変更された補色は最終画像を形成するのに用いられる。図38は、不均衡ファクターを用いた強調（エンハンスメント）についての全体的なフローを明示する。もちろん、 $Y_e' + C_y' = 2 * G' + M_g'$ であるならば、 $-1/4$ 、 $-1/4$ 、 $1/4$ および $1/8$ 以外のスケール因数を不均衡ファクターに適用することもできる。

【0123】ホワイトバランス

30 「ホワイトバランス」という語は、典型的には、アルゴリズムを記述するのに用いられ、それは、カメラが現在作動している光源に関してカメラのホワイトポイントを補正する。真の光スペクトラムの見積りが非常に困難であるので、たいいていアプローチの目的は、灰色の対象物についてはすべてのカラー・チャンネルについての画素強度がほとんど同じものとなるように、（RGBカラーフィルタに基づくCCDであるとして）赤および青チャンネルの出力を補正することである。最も普通の技術は、基本的には、平均エネルギーまたは単純に各チャンネルの中間値を計算する。平均の計算は、赤についてはN個のローカル・ウインドウ W_j （ $j = 1, 2, \dots, N$ ）において実行される。

【0124】

【数25】 $R_j = \sum_{k \in W_j} r(k)$

【0125】ここで、 $r(k)$ は赤チャンネル用のデジタル信号を示す。青および緑カラー・チャンネルについては、同様に、平均 B_j および平均 G_j が計算される。チャンネル間の不均衡は、緑対赤の比および緑対青の比によって与えられる。

【0126】

【数26】 $WBR = \sum_j G_j / \sum_j R_j$

$WBB = \sum_j G_j / \sum_j B_j$

【0127】が、赤および青チャンネル用の補正乗数としてそれぞれ用いられる。

【0128】

【数27】 $r'(k) = WBR r(k)$

$b'(k) = WBB b(k)$

【0129】このアプローチには多くの異なる種類が存在し、それらはすべて、強度から独立した乗算因数WBR、WBBを計算する。

【0130】このアプローチは、いくつかの仮定が有効でありさえすれば、成り立つ。第1に、センサ応答は入力強度範囲全体にわたって良好に配列されると仮定する。換言すれば、緑応答曲線は、因数を乗算された赤（青）応答曲線に等しい。センサ（CCD）特性を見ることは、この仮定が成立するのではないということを示す。高い光強度については、センサは飽和し、一方、非常に低い光強度では、センサ反応（特に、青チャンネル）は非常に小さい。また、センサの非線形性とセンサ反応に関するカラー・チャンネルの不均衡と光源とは、同時に取り扱われる。結果としての人工物は、非常に明るい領域でのマゼンタ・カラーを含み、そこでは、「カラー」が白くなったり暗い領域で違うカラーになったりする。センサ出力での、例えば赤カラー・チャンネルについての画素強度は、以下のようにモデル化することができる。

【0131】

【数28】

$r(k) = \int I(\lambda) \beta(k, \lambda) f_R(\lambda) \alpha(I, \lambda) d\lambda$

【0132】ここで、 λ は波長を示し、 $I(\lambda)$ は光源のスペクトラムを示し、 $\beta(x, \lambda)$ は観察下にある対象物の反射率を示し、 $f_R(\lambda)$ はCCD画素をカバーする赤カラーフィルタのスペクトラムの感度を示し、 $\alpha(I, \lambda)$ は光子を電子に変換するCCDの強度および波長に依存する効率を示す。

【0133】典型的なCCDセンサのカラーフィルタ $f_R(\lambda)$ （と $f_G(\lambda)$ および $f_B(\lambda)$ ）のスペクトラム応答曲線に関してのみ、出力信号は異なる。

【0134】

【数29】

$WBR = \int f_G(\lambda) d\lambda / \int f_R(\lambda) d\lambda = 1.09$

$WBB = \int f_G(\lambda) d\lambda / \int f_B(\lambda) d\lambda = 1.34$

【0135】典型的なCCDの応答を用いて、完全白色光源（スペクトラム $I(\lambda)$ がフラットである）と完全に白い対象物（反射光のスペクトラムが照射光のスペクトラムと同じであって、 $\beta(k, \lambda) = 1$ を意味する）とを想定し、また、 $\alpha(I, \lambda)$ を無視（波長に依存する量子効果がない）して、それらの値が得られる。特に、青チャンネルは、同じ強度で緑または赤よりも小さな応答を示す。センサの非線形量子効果は別の影響である。入力

強度にわたっての典型的なS字型のセンサ反応が図39aに示されている。また、各チャンネルにおけるセンサ反応は光源のスペクトラムに依存する。

【0136】こうして、好ましい実施例のホワイトバランスは非整列および非線形性を考慮する。典型的な光源は、可視スペクトラムにわたってフラットではなく、あるスペクトラムの帯域においてより高いエネルギーを有する傾向にある。この効果は、観察されるセンサ反応に影響し、理想的には、それがホワイトポイント補償によって補正されるが、それは補正行列に基づく。チャンネルの独立したバランスは、この効果を先に概要を述べたように取り扱うことができない。数学的な記述を簡単にするために、図39aのS字型応答曲線を区分線形部分で近似する。3つの部分は光の状態を3つのカテゴリ（非常に低い強度と通常の強度と非常に明るい光）に分ける。図39bは単一の乗数を適用する効果を示す。緑信号に関して、青信号の増幅は、低い光の状態においてはあまりに小さすぎ、一方、非常に明るい状態においてはその乗数は大きすぎる。ファクターを低減すると、成分間でのオフセットが残り、違う色として目に見える。したがって、3つのすべての応答曲線を整列するための補正条件は、異なって見え、センサ特性を反映しなければならない。

【0137】好ましい実施例のホワイトバランスは、2つの別々の方式に分けられる。一つはイメージャに依存する調整を考慮し、他方は光源に関係する。一般的なものとして制限されるわけではないが、S字型応答曲線は、以下の3つの区分線形部分で近似される。より多くの部分とすれば、制度が向上するが、基本的な概念は変わらない。第1の領域（非常に低い強度）と青チャンネルについて、 s を応答とし x を入力強度としてモデルが読み取られる。

【0138】

【数30】 $s_{B,1} = a_{B,1} x$

【0139】第2の領域をモデル化するには、乗数およびオフセットが必要である。

【0140】

【数31】 $s_{B,2} = a_{B,2} x + b_{B,2}$

【0141】オフセット項は、応答曲線が領域1から領域2への移行ポイント x_1 で連続する必要があるという制約によって決定される。

【0142】

【数32】 $s_{B,1}(x_1) = s_{B,2}(x_1)$

したがって、 $b_{B,2} = (a_{B,1} - a_{B,2}) x_1$

【0143】領域3の線形モデルについてのパラメータ

【0144】

【数33】 $s_{B,3} = a_{B,3} x + b_{B,3}$

【0145】が完全に決定される。というのも、最大出力は最大入力 x_{max} と同じでなければならず、また、応答曲線は接続ポイント x_2 で連続する必要があるからで

ある。

【0146】

【数34】 $x_{mx} = a_{B,3} x_{mx} + b_{B,3}$

$$s_{B,2}(x_2) = s_{B,3}(x_2)$$

$$a_{B,3} = (s_{B,2}(x_2) - x_{mx}) / (x_2 - x_{mx})$$

$$b_{B,3} = (1 - a_{B,3}) x_{mx}$$

【0147】こうして、各カラー成分について応答曲線の近似を特定するパラメータは $a_{B,1}$, $a_{B,2}$, x_1 および x_2 である。 x_{mx} は、入力信号のビット解像度によって特定されるので、自由パラメータではない。

【0148】好ましい実施例のホワイトバランスは、各領域について異なる乗数を適用する。1つの領域から次の領域への連続する移行については、更なるオフセットが要求される。領域の数は任意であるが、一般性を失うことなく、以下の等式では3つだけの領域が考慮される。領域1についての緑に関する青の補正項は、

【0149】

【数35】

$$WBB_1 = a_{G,1} / a_{B,1} \approx G_1 / B_1$$

【0150】でなければならない。ここで、(G_1 および B_1 用の) ウィンドウ1は、領域1の強度をもつ画素を有する。このように、領域1にある入力強度値は、補正された出力

【0151】

【数36】 $b'(k) = WBB_1 b(k)$

【0152】を得る。領域2についてのバランス乗数に基づいて、

【0153】

$$b'(k) = \begin{cases} WBB_1 * b(k) & b(k) \leq x_1 \\ WBB_2 * b(k) + WBOB_2 & x_1 < b(k) \leq x_2 \\ WBB_3 * b(k) + WBOB_3 & x_2 < b(k) \end{cases}$$

【0160】赤チャンネルについて同様の乗数も加える。

【0161】CCD出力信号の全ダイナミックレンジは、CCDにおいて捕獲される光子の数に影響するので、開口およびシャッターから独立である。しかしながら、アナログ利得または処理に先立つデジタル利得は、信号をシフトさせ、避けられるべきである。利得(デジタル) α が適用される必要がある場合は、この利得はホワイトバランス方法に含まれる。利得は、最大入力値 x_{mx} を出力値 $\alpha * x_{mx}$ にマッピングする。スケーリングされた応答曲線は、スケーリングされていないものと同じに振る舞い、スケーリングされた信号が $\alpha * x_{mx}$ で飽和することを意味している。

【0162】

【数41】 $WBB_1 = \alpha * WBB_1$

$$WBB_2 = \alpha * WBB_2$$

【0163】を代入のこと。このようにして、先のセクションにおける等式は、以下を除いて変わっていない。

* 【数37】

$$WBB_2 = a_{G,2} / a_{B,2} \approx G_2 / B_2$$

【0154】ホワイト・バランスは、領域2における値の更なるオフセットを考慮しなければならず、

【0155】

【数38】 $b'(k) = WBB_2 b(k) + WBOB_2$

ここで、

$$WBOB_2 = (WBB_1 - WBB_2) x_1$$

【0156】第3の領域について、 WBB_3 を明瞭に特定することができないことを除いて、計算は基本的に同じであるが、増幅は最大値 x_{mx} によって決定される。

【0157】

【数39】 $b'(k) = WBB_3 b(k) + WBOB_3$

ここで、

$$WBB_3 = (x_{mx} - (WBB_1 x_1 + WBOB_1)) / (x_{mx} - x_2)$$

$$WBOB_3 = (1 - a_{B,3}) x_{mx}$$

【0158】実施のために、システムは、 $N-1$ の領域について適当なホワイトバランス乗数 WBB_i を決定しなければならない。これらの値に基づいて、残りのオフセット値 $WBOB$ および最後の領域用の乗数が計算される。移行ポイントの位置は演繹的に特定される。ホワイトバランス自体は、入力画素の強度値に基づいて領域を選択し、適当な利得およびオフセットをその値に適用する。

【0159】

【数40】

【0164】

$$【数42】 WBOB_3 = (\alpha - a_{B,3}) x_{mx}$$

【0165】線形化の後に、信号は光源を反映して調整を受けることができる。これはまた、ホワイトポイント調整としても知られている。ここで、入力信号は、異なる光源の下で捕らえられたかのように見えるように変換される。例えば、画像は、明るい日光でとられた(D65)が、カラー特性は室内状態(D50タングステン)の下でとられているかのようなのである。

【0166】

【数43】

$$[R, G, B] D_{65}^T = I_{D65}^T * \beta * [f_R, f_G, f_B]^T$$

$$[R, G, B] D_{50}^T = I_{D50}^T * \beta * [f_R, f_G, f_B]^T$$

【0167】ここで、 $I_{D_{xx}}$ は光スペクトラムをサンプリングするベクトルを示し、 β は対象物の反射率を記述する斜行列であり、 f_R , f_G および f_B はCCD光フィルタのスペクトラム応答を示す。これらの等式に基づいて、D65からD50の下での信号に関して 3×3 変換

行列を計算することができる。

【0168】

【数44】 $[R, G, B] D_{50}^T = I_{D50}^T * I_{D65}^{-1} * [R, G, B] D_{65}^T$

【0169】 3×3 変換行列

【0170】

【数45】 $M_0 = I_{D50}^T * I_{D65}^{-1}$

【0171】は、オフラインで計算することができる。現実のシステムでは、異なる応答領域について平均を求めることはほとんど不可能である。したがって、簡単な10
解決策は、先の一体化の比において全体の値を計算し、それらを所定のセンサ測定に基づいて固定値で変更することである。

【0172】

【数46】 $WBB_1 = \alpha_1 * WBB$

$WBB_2 = \alpha_2 * WBB$

【0173】WBRについても同様である。移行ポイントもまた、前もって固定することができる。移行ポイント x_1 いう1つだけの例外がある。稀な状況では、WBR値は非常に大きくて移行ポイント x_2 で最大出力値を20
超える。その状況では、WBRが低減される必要があるか移行ポイントが低減される。図40の図は、この技術の有効性の例を示す。赤構成要素は、緑構成要素に関して調整される。単一の乗数を用いることは、明るい領域において緑信号を超え、低い光領域において有効ではなく、一方、区分化されたホワイトバランスがあらゆる強度の緑曲線にマッチする。

【0174】好ましい実施例のサイズ調整

あるサイズ（例えば、 320×240 画素）で捕獲された画像は、様々な蓄積または入出力フォーマットにマッ30
チするために頻繁に別のサイズ（例えば、約 288×216 ）に変換されなければならない。一般に、これには有理の因数 N/M による分数のアップサンプリングまたはダウンサンプリングが必要とされ、例えば、 320×240 から 288×216 へのサイズ調整は $9/10$ のサイズ調整である。理論的には、サイズ調整は、 N による何重もの補間と、反折返しフィルタと M によるデシメ*

*ーションとに相当する。特に、サイズ調整は、 M 位相の K タップフィルタリングと M 入力当り N 出力の選定とで達成される。例えば、最上の水平線が画素入力を表し、また、水平長さ-3つの括弧が、指示された3つの入力に適用されて指示された出力を生成する3タップ・フィルタ核を表わす図41aに図示されるような3タップ・フィルタを用いる $63/64$ の比でのサイズ調整を前置きとして考える。実際、フィルタ核は、長さ $3-1/63$ の支持で連続する関数 $f(t)$ であり、最大3つの入力を含むことができるものとする。図41bを参照のこと。図41aにおいて連続する括弧の右にわずかにシフトしていることに留意願いたい。これは、 64 入力から 63 出力へのサイズ調整を表わす。というのも、フィルタ核の中心（それ故に、概数で表されていない出力位置）が、 63 の出力が 64 の入力にマッチするために、各出力について $1+1/63$ ($=64/63$) 画素位置だけ増大しなければならないからである。出力 [0]（図41aにおいて最も左側の括弧によって表される）が入力の位置で真中に置かれ、また、それで $out_pos[j]$ と記される概数で表されていない出力位置 j が $1+j*64/63$ に等しくなる。

【0175】フィルタ核は、時間0で中央に置かれる対称な連続関数 $f(t)$ として表される。例えば出力 [0] は3つの核値 $f(-1)$, $f(0)$, $f(1)$ を必要とする。各出力ポイントは、3つの核係数値の3つの入力画素値との内積 (inner product) として計算される。出力 [j] 用の中央入力ポイントは $round(out_pos[j])$ で位置付けられ、ここで、 $round()$ は四捨五入機能である。他の2つの入力ポイントはこの中央のポイントからの ± 1 だけのオフセットである。中央フィルタ核係数値は、 $f(round(out_pos[j]) - out_pos[j])$ であり、他のものは、この中央値ポイントの ± 1 オフセットでの $f()$ である。こうして、以下の表が、各出力に必要な出力位置、係数核値および入力ポイントを示す。

【0176】

【表1】

出力	out_pos	中央係数位置	入力ポイント
0	1	0	0,1,2
1	2 1/63	-1/63	1,2,3
2	3 2/63	-2/63	2,3,4
...
31	32 31/63	-31/63	31,32,33
32	33 32/63	31/63	33,34,35
33	34 33/63	30/63	34,35,36
...
61	62 61/63	2/63	62,63,64
62	63 62/63	1/63	63,64,65
63	65	0	64,65,66
...

【0177】この表は、各出力に関する望ましい係数位置および入力を示す。 $j = 63$ の場合は、核の中央が入力と整列するというので $j = 0$ の場合と類似するが、出力位置および入力インデックスは64だけシフトしているということに留意願いたい。 $j = 32$ では入力パターンに変化があることに注意し、 j が31以下では、出力 $[j]$ は入力 j 、 $j + 1$ 、 $j + 2$ を用い、一方、 j が32以上では、出力 $[j]$ は入力 $j + 1$ 、 $j + 2$ 、 $j + 3$ を用いる。

【0178】好ましい実施例は、iMX124とDSP 122との間で二次元アレイ（画像）のサイズを調整するためにフィルタリング計算を分割し、メモリの使用を以下のように制限する。最初に、iMX124は、64バンクの係数で3タップ行フィルタリングを行い、続いて、64バンクの係数で3タップ列フィルタリングを行う。まず、行フィルタリングを考慮する。iMX124での3タップ行フィルタリングは次の入出力関係を有する。

【0179】

【表2】

iMX出力	入力ポイント
0	0,1,2
1	1,2,3
2	2,3,4
...	...
31	31,32,33
32	32,33,34
33	33,34,35
...	...
61	61,62,63
62	62,63,64
63	63,64,65
64	64,65,66
...	...

【0180】この表と先の63/64サイズ調整表とを比べると、唯一の違いは、iMXが一つ余分のポイントすなわちIPP_output[32]を生成するものであるということが示されている。このように、好ましい実施例は、iMX124で64出力ポイントを生成し、続いて、63有効ポイントを選ぶためにDSP122を用いる。

【0181】

【数47】 $\text{output}[j] = \text{IPP_output}[j]$ $j=1, 2, \dots, 31$ のとき

$\text{IPP_output}[j+1]$ $j=32, 33, \dots, 62$ のとき

【0182】一般に、 N/M が1未満のときの N/M サイズ調整は、 M 出力ごとの $M-N$ 出力の削除を含む。こうして、好ましい実施例は、一般に、iMXのような加速器において M 入力ポイントでのフィルタ動作を行い、続いて、DSPのようなプロセッサを用いて不必要な出力を廃棄する。（iMXはまた、 $N/M=3$ までの1単

位より大きなサイズ調整を取り扱うこともできる。）

【0183】iMXは、3サイクルで3タップ行フィルタの8出力を生成できる。基本的には、8つの隣り合う出力は、8MACユニットを用いて並列に計算される。時間0では、入力ポイント0、1、2、3、...、7を引き出し、適当な係数（各々異なり得る）と乗算して8つのアキュムレータに累積する。時間1では、入力ポイント1、2、...、8を引き出して同じことを行い、時間2では、入力ポイント2、3、...、9を引き出して積を累積し、8つの出力 $j=0, 1, \dots, 7$ を書き出す。続いて、8つの入力ポイントにわたってシフトし、 $j=8, 9, \dots, 15$ を計算する。垂直方向については、iMXは8つの出力を同じように並列に計算する。これらは、8つの水平に隣接する出力ポイントであって、入力アレイのすべてのフェッチも、8つの水平に隣接する出力ポイントをひと括りにする。したがって、すべての8MACユニットは、各サイクルについて同じ係数値を共有する。垂直方向については、iMXでのデータ再使用はより少なく、それで、入出力メモリの衝突が4サイクル/8出力に計算をスローダウンする。フィルタリング時間の合計は、7サイクル/8出力または出力当たり7/8サイクルである。入力データは、サイズが $320 \times 240 \times 3$ である。このように、iMXのフィルタリングは、iMXが120MHzで走るときには $320 \times 240 \times 3 \times 7/8$ であり、201、600サイクルまたは1.7ミリ秒かかる。

【0184】フィルタリングの後に、DSPは正しい出力を選ぶ。基本的には、64行ごとに1行および64列ごとに1列が廃棄される。DSPアセンブリ・ループは、有効なiMX出力ポイントを別々の出力領域に動かす。十分なローカル・メモリが双方のためにあるならば、iMXとDSPとは並列して走行する。入力画像全体は大きすぎてローカル・メモリに入らないように思える。自然な選択でさえ、 63×63 出力ポイントで大き過ぎる。そのような場合は、幅63×高さ16に画像を分割して垂直方向に余分な簿記（bookkeeping）を取り扱う。 $3 \times 64 = 192$ の係数だけであれば、前もって計算してそれらを記憶するのが経済的である。DSPは、各処理ブロックの位相の経過を追い、iMXを係数の正しい開始アドレスに向ける。カラーがインターリーブされるならば、これはインターリーブされたフィルタリングも可能とする。iMXは入力ポイントを得るのにストライド（strides）を取り扱う。以下の表は、インターリーブされた3タップ・フィルタリングを示す。

【0185】

【表3】

j	入力ポイント
0	0,3,6
1	1,4,7
2	2,5,8
...	...

【0186】しかしながら、インターリーブするには、各カラーにつき同じ出力ブロックサイズ用に3倍より多くメモリを費やす。このように、タスクを各カラー平面上で 63×5 のようなより小さなサイズに分割し、また、垂直方向で余分のオーバーヘッドを取り扱うことが可能である。カラーフォーマットが4:4:4ではなく（例えば、4:2:2）かつ入力がカラーインターリーブされているならば、DSPはカラー平面を分けるのに更なる時間を費やす必要がある。

【0187】DSP122において全体的にサイズ調整を行うには、直接分数アドレッシングで実行されるならば、時間が費やされる。好ましい実施例は、フィルタ係数を再オーダーレダミー・ワードで膨らますことを要求することによって、計算を簡素化する。iMX124は、DSP122が係数を計算すると同時に主処理を行う。これは高スループット・サイズ調整を効率的に実現する。さらに詳しくは、好ましい実施例は、iMX124を用いてM位相のKタップ・フィルタリング（冗長の出力ポイントを生成する）を行い、また、DSP122を用いて正しい出力ポイントを選択することによって、画像のN/Mサイズ調整を行う。また、DSP122は、メモリ使用量を $8 \times K$ に低減するのに、より少ないサブサンプル係数テンプレートから必要な係数を計算する。そうでなければ、 $2 \times M \times K$ 係数ワードまでのメモリ使用が必要となる。DSP122は、係数用のおよその位置を計算し、iMX124用の係数メモリを築き上げることができる。

【0188】広くて短い画素のブロック（すなわち、 16×64 ）を処理するために、水平方向は、水平係数が垂直係数よりもより頻繁に更新されるという点で、より多くの計算が必要となる。しかしながら、DSP122によって構築された係数は、短いブロック内で何度も再使用することができ、それにより、DSP122上の負荷は過剰ではない。

【0189】とりわけ、好ましい実施例は、3タップ・フィルタおよび10から9へのサイズ調整（例えば、30フレーム/秒における 320×240 から 288×216 へのサイズ調整）（4:2:2または4:1:1について4:4:4にインターリーブされるものとしてサイズ調整の後にサブサンプリングを行う）について、図42aから図42eに図示される以下のステップで進行する。1. 入出力パターンを選ぶ: 10入力ごとに図42aのとおり9つの出力が導入される。2. 処理ユニットについて係数パターンをあるカラーで最初に描く。入

力ポイントを指示する図42bにおける矢印が用いられる: 結び付けられた矢印は同じ出力ポイントを形成し、また、灰色（オープン・ヘッド）の矢印はゼロ係数を指示する。こうして、3つの入力ポイントが第1の出力ポイントを決し、2つの入力ポイントのみが次の8つの出力ポイントの各々と9番目の無視される出力（非ゼロ入力ポイントはない）とを決し、これが10ごとに繰り返される。このパターンは、多位相3タップ・フィルタの使用を示唆し、また、10の出力のグループごとに最後の出力をドロップする。3. インターリーブされた入出力を考慮する。図42cを参照すると、インターリーブされた10の入力ポイントの3つのグループの組が示されており、10の入力ポイントの原第1のグループから第1の出力ポイントを決する3つの入力ポイントが位置1, 4, 7に現在あり、10の入力ポイントの原第2のグループから第1の出力ポイントを決する3つの入力ポイントが位置2, 5, 8に現在あり、10の入力ポイントの原第3のグループから第1の出力ポイントを決する3つの入力ポイントが位置3, 6, 9に現在あり、以下同様であるものとされる。このインターリーブは、3つの隣接出力ポイントの組がすべての異なる入力ポイントを用いるとともに同時メモリアクセスを必要としないということを意味する。4. 8重の並列処理とiMXとを考慮し、必要ならばさらにダミーの出力を加える。図42dを参照すると、並列計算用の8からなる4つのグループに分割された出力ポイントが示されている。5. グループ分けされた係数およびオーダーを計算する。iMXは、左から右へのそして上から下への係数オーダーを用いて1度に1つのグループを処理し、その後、次のグループへと進む。係数は同じオーダーに整理される必要がある。iMX係数メモリとフラッシュメモリとがこれらすべての係数を収容できるならば、これらの係数はDSPコードに一定のデータとして含むことができ、また、このステップはソフトウェア開発において1度に行われる。iMX係数メモリがこれらの係数をずっと保持することができるがこれらがフラッシュメモリにおいてあまりにも大きな場所を占めるならば、このステップはシステムの初期化の間に1度行われる。同様に、SDRAMはこれらのすべての係数を保持できるが、iMX係数メモリはそれらをずっと保持できない。このステップはシステムの初期化において1度行われ、また、係数画像はSDRAMに記憶される。必要なときは、これらの係数はSDRAMから交換される。これらすべての係数をいかなるときにも記憶するのは望ましくなく、とりわけ、Mが非常に大きい（100+）ときは、係数の必要な「ウインドウ」をiMX処理と同時にDSPで計算する。iMX係数メモリが計算ブロックのために必要な係数を保持できることを確認だけすること。6. iMXで計算を始める。この場合、27有効出力ポイントを生成するのにインナーループで約12サイ

クル掛かる。各 iMX コマンドは、2-D 出力ブロックを生成でき、それにより、 16×27 出力ポイントを生
成するのに約 $10 + 16 \times 12 = 202$ サイクル掛か
る。7. iMX が行われたとき、DSP に正しい出力ポ
イントを選ばせる。この例では、276 ポイントが 3
2 出力ポイントの全グループから選ばれる。このタスク
は、出力の幅が $3 \times M$ にマッチするかその倍数であるな
らば、符号化するのがより簡単である。DSP は、各有
効出力に 1 度触れることのみしなければならず、それ
により、DSP のローディングは重要なものとはならない

【0190】垂直サイズ調整では、iMX は SIMD モ
ードで働く。8 つの隣接データ入力の各グループが並列
に処理される。係数はサイクルごとに 1 つの値で用いら
れ、この値はすべてのカラー成分に適用される。サイズ
調整ファクターが水平および垂直で同じであるとして
も、どのように iMX が係数を用いるかは異なっており、
それにより、別々の垂直サイズ調整係数記憶である
(それには水平係数の $1/3$ 掛かる) 必要がある。図 4
2 e を参照のこと。ここでも、iMX におけるすべての
垂直係数をスワップ・インおよびスワップ・アウトに保
つか、DSP に休む間もなく計算させるというオプション
がある。DSP は、iMX が処理を完了した後に、有
効出力行を選ぶ必要がある。

【0191】色調スケールリングの好ましい実施例

色調スケールリングは、細部をより明瞭にするために、画
像の輝度信号 (または、カラー信号) のダイナミックレ
ンジについて作動する。例えば、逆光でまたは非常に明
るい環境で撮られた写真は、典型的には、高い明るさレ
ベルを有する。色調スケールリングは、通常、図 4 3 に
よってブロック形状で図示される輝度 (または、カラー)
ヒストグラム均一化に依存する。実際、コンバータ・ブ
ロック 430 は、入力輝度レベルを (8 ビットについて
は $0 \sim 255$ の範囲において、または、12 ビットにつ
いては $0 \sim 4095$ の範囲において) ルックアップ・テ
ーブルを用いて同じ範囲における出力輝度レベルに変換
する。ルックアップ・テーブルは、入力レベルと、ヒス
トグラム均一化ブロック 432 において以下のように計
算される出力レベルを有する対応出力レベルとのペアで
ある。まず、色調スケールリングが適用される画像の入力
輝度レベルの累積分布関数を求める。すなわち、 $F(r)$
= (レベルが r 以下である画素の数) / (画像における
画素の合計数) であるような $F(r)$ を求める。次に、 F
(r) を最大画素レベルと乗算し最も近い整数に四捨五入
することにより、ルックアップ・テーブル関数 $T(r)$ を
生成する。そのとき、ルックアップ・テーブルは、 $s =$
 $T(r)$ であるレベル (r, s) のペアにすぎない。図 4
5 は、暗部の細かな細部は認識するのが困難である現象
下の画像 (画素の大半は、小さな r についての $T(r)$ の
大きなスロープによって反射されるので、低レベルを有
する) についての $T(r)$ を例示する。また、この現象下

の画像については、図 4 5 に示されるように、色調スケ
ーリングはレベル $r = 500$ を $s = 2000$ に変換し、
したがって、色調スケールリングされた画像においては、
輝度レベルの相違が低レベルについては強調され高レベ
ルについては強調されない。こうして、色調スケールリ
ングは暗部における細部を強調する。

【0192】しかしながら、色調スケールリングされた画
像は、カラーが明瞭でありすぎて、色調スケールリング
された画像が油絵で描かれたものであるかのように、不
自然に見える。このように、医療やナイト・ビジョンの
ような他の応用は不自然ながらも細かい細部を要求する
けれども、この色調スケールリングは、たとえ細かな細部
がより明瞭であっても、不自然な特徴のために消費者用
には強すぎるものとなることがある。

【0193】好ましい実施例は、ヒストグラム均等化関
数 $T(r)$ と原画像レベル r との線形組合せを用いること
によって色調スケールリングを提供する。すなわち、0
以上 1 以下のパラメータ α について、色調スケールリ
ング関数は次式で定義される。

【0194】

【数 48】 $s = \text{Round}(\alpha T(r) + (1 - \alpha) r)$

【0195】ここで、続く α との乗算、 $(1 - \alpha) r$ と
の加算および四捨五入のために、最も近い整数に四捨五
入することが $T(r)$ の定義においては必要でないという
点を除いて、 $T(r)$ は先に説明したとおりである。図 4
5 は、曲線 $s = T(r)$ と恒等線 $s = r$ との間の $\alpha = 0.3$
についての好ましい実施例を例示する。

【0196】図 4 4 は、機能ブロック形状における好ま
しい実施例の色調スケールリングを示し、ここでも、ブ
ロック 442 において輝度 (または、カラー) レベルにつ
いてヒストグラム均等関数 $T()$ を定義し、 $T()$ の重み α
とブロック 444 における恒等式との四捨五入された線
形組合せを定義して、コンバータ 440 における色調ス
ケールリング用の最終ルックアップ・テーブルを得る。重
み α が 0 に等しいときは、色調スケールリングはなく見た
目も自然ではないが、重み α が 1 に等しいときは、色調
スケールリングが $T()$ で行われ細かい細部が強調される。
重み α の値は応用に従って選択できる。計算のすべては
プログラム可能である。

【0197】実施の詳細

先の機能を支援する好ましい実施例のハードウェア構造
は以下のものを含む。

【0198】SDRAM コントローラ

SDRAM コントローラ・ブロック 110 は、SDRA
M110 とプロセッサ (ARM130, DSP12
2), CCD コントローラ 102, TV 符号器 106,
プレビュー・エンジン 104 などのようなすべての機能
ブロックとの間のメイン・インターフェイスとして動作
する。それは 80MHz までの SDRAM タイミングを
支援する。それはまた、連続データ・アクセス用の低オ

オーバーヘッドを提供する。それはまた、CCDデータ入力およびTV表示データ出力の実時間データストリームを支援するためにアクセスユニットを優先付ける能力を有する。それはまた、外部SDRAM用のパワーダウン制御を提供する。DSP122は、データ・アクセスがない間にSDRAM160のCKE信号を禁止することができる。SDRAMコントローラ・ブロック110は、16/64/128/256MB・SDRAMと、32ビット幅または2×16ビット幅SDRAMと、最大80MHz（例えば、10～80MHz）動作と、ワード、ハーフ・ワードまたはバイト・アクセス（ARM）の利用可能性とを支援し、モード設定とパワーダウンおよび自己リフレッシュ・プログラム可能リフレッシュ間隔とをコマンドし、2または3のCAS待ち時間を*

*選択可能とすることができ、2チップ選択出力（最大SDRAMサイズが1Gビット）をコマンドし、DMA転送を許可および管理し、プロセッサとSDRAMとの間の、CCDデータバッファからSDRAMへの、プレビュー・エンジンからSDRAMへの、バースト圧縮からSDRAMへのまたはその反対の、SDRAMからビデオ符号器への、SDRAMからOSDへの、ARMからSDRAMへのまたはその反対の、DSP画像バッファからSDRAMへのまたはその反対の、データ・フローを管理する。図12aはSDRAMコントローラによって管理されるデータ・フローを示す。信号および優先順位は以下のとおりである。

【0199】

【表4】

信号名	信号の説明
Clk	SDRAMクロック（10～80MHz）
Req	データ読出し／書込み要求信号
req_en	SDRAMコントローラからの要求イネーブル（アクノリッジ）信号 周辺モジュールがデータIN/OUTを要求するとき、req信号がアサートされ、req_en信号がアサートされる時、req信号は無効とされる。
Address	読出しまたは書込みのアドレスを開始する。 CCDC, PREVIEW, BURSTC, ENC, OSD, DSP : 22ビット幅 ARM : 25ビット幅
Odata	SDRAM（32ビット）にデータを出力
Idata	SDRAM（32ビット）からデータを入力
Rw	読出しまたは書込み信号 0 : 書込み / 1 : 読出し
Dten	DSP IF用のデータ書込みイネーブル信号
Da	ARM IF用のバス選択（4ビット）

【0200】アクセス・ユニットの優先順位表は以下のとおりである。

【0201】

【表5】

優先順位	アクセス・ユニット
1（最も高い）	ENC out
2	CCD in
3	OSD out
4	PRVW in
5	BURST in
6	DSP I/O
7	ARM I/O

【0202】プレビュー・エンジン

図14は、CCD生データからの4:2:2フォーマットのYCbCrをCCDコントローラ102から画像データに提供するとともに以下のメイン機能を有する好ましい実施例のプレビュー・エンジン104のブロック図である。RGB・CCDおよび相補（YcYmYg）CCDの双方について利用可能である（図7aおよび図7bがこれらのCCDパターンを示す）

デジタル利得調整

ホワイトバランス

垂直および水平ノイズフィルタ

相補CCD用のRGB利得調整

RGBカラー用の独立ガンマ補正

YCbCr-4:2:2でフォーマットされたデータ出力

30 【0203】同期モジュール1402は、画像の開始ポイント用の同期信号およびダウンサンプリング用のイネーブル信号のような他のモジュール用の制御信号を生成する。このモジュールでは、画像処理は行われない。ホワイトバランス・モジュール1404は、CCD生データについてデジタル利得調整およびホワイトバランスを行う。CFA補間モジュール1406は、水平ノイズフィルタ、水平補間、垂直ノイズフィルタ、垂直補間、ダウンサンプリングなどのような多くの重要なサブモジュールを有する。このモジュールは、CCDモード（RGB CCDまたは相補CCD）に関係なくRGBフォーマットされたデータを出力する。相補CCD用のRGB利得モジュール1408は、相補CCD用のRGBカラー・フォーマットによってホワイトバランスを行う調整を可能とする。ガンマ補正モジュール1410は、4つの線形セグメントを有する近似ガンマ曲線でガンマ補正を行う。このモジュールは、各カラーについて存在してRGBへの独立調整を可能とする。RGB2YCbCr変換モジュール1412は、RGBフォーマットされたデータをYCbCrフォーマットされたデータに変換し、CbおよびCrのオフセットを調整する。4:2:

2変換モジュール1414は、YCbCr-4:4:4フォーマットされたデータを2:2:2フォーマットに変換し、それらを32ビット・データ・バスに出力する。SDRAMインターフェイス・モジュール1416は、SDRAMコントローラ110(図1b)と通信し、それにYCbCr-4:2:2フォーマットされた画像データを記憶するように要求する。

【0204】以下にモジュールを説明する。ホワイトバランス・モジュール1404は、CCD生データについてデジタル利得調整およびホワイトバランスを行う。デジタル利得は画像の全体明るさを調整し、ホワイトバランスはCFAパターンで存在するカラーの比を調整する。図8は、ホワイトバランス・モジュール1404のブロック図である。2つの利得調整のために2つの乗算器があり、また、回路のサイズを低減するためにクリップ回路がある。この図でPVGA INと名付けられたデジタル利得用の利得値はPVGA INレジスタのデータを用い、また、ホワイトバランスはCFAパターン・レジスタを設定することによって自動的に選択される。

【0205】CFA補間モジュール1406は、水平および垂直補間、水平および垂直ノイズフィルタリング、ダウンサンプリング、カラー調整およびRGBカラー変換への相補カラー用のサブモジュールを含む。図10aは、CFA補間モジュール1406のブロック図である。水平ノイズフィルタ・サブモジュール1002は、3タップ・ローパスフィルタ水平フィルタを行う。図10bを参照。水平補間フィルタ・サブモジュール1004は、2種類のフィルタを用意しており、それらの1つを用いて水平に補間する。出力信号「L」および「R」はライン上の左データおよび右データを意味する。例えば、処理されたラインは次のCFAパターンGBGBGBGBGB...で始まり、出力信号「L」はGであり、出力信号「R」はBである。したがって、これらの2つの出力は各ラインでカラーを変える。水平ダウンサンプリング・サブモジュール1006は、水平デシメー*

$$X_0 = \begin{cases} (X_{-2} + 2X_0 + X_2) / 4 & \text{(処理ラインに2つのカラー)} \\ (X_{-1} + 2X_0 + X_1) / 4 & \text{(処理ラインに1つのカラー)} \end{cases}$$

【0208】このフィルタのオン/オフ・スイッチングはレジスタ設定によって制御できる。

【0209】図10bは、水平ノイズフィルタ・サブモジュール1002のブロック図である。2種類のフィルタが、2つの加算器とこの図で「three_taps_sw」と名付けられたスイッチとを用いて実行される。処理ラインに1つのカラーがあるならば、スイッチはオンに設定される(図においてハイ)。このスイッチは、CFAパターンのレジスタ設定と処理画像のラインの位置とに依存して自動的に制御される。出力の前に、ノイズフィルタリングされたデータまたは迂回されたデータがレジスタ設定によって選択される。

* ション・パターンのレジスタ設定に基づいて有効画素上のデータのみを出力する。垂直補間サブモジュール1008は、プレビュー・エンジン・モジュールの外で2つのラインメモリ1010を用いて3タップ垂直補間フィルタを処理するとともに、CFAパターンに存在するすべてのカラーのデータを出力する。そして、このサブモジュールは垂直ノイズフィルタも実行する。カラー選択サブモジュール1012は、CFAパターンでカラーごとにデータを抽出するとともに、RGBカラー・フォーマットされたデータをRGB CCDモードで出力するか相補カラー・フォーマットされたデータを相補CCDモードで出力する。この図では、「g」信号は、Gに関する一時データであり、次のカラー調整サブモジュール1014においてRおよびBを再計算するのに用いられる。カラー・フォーマットされたデータはカラー調整サブモジュール1014でカラー調整処理され、また、その処理はCCDモードによって異なる。垂直補間サブモジュール1008からカラー調整サブモジュール1014へのこの画像処理は、CCDモードおよび垂直補間モードに依存して強い相関関係を有する。したがって、その処理は、以下で説明される一連の垂直補間処理として考慮される。Comp2RGB変換サブモジュール1016は、相補CCDモードにおいて補色フォーマットをRGBカラー・フォーマットに変換する。RGB CCDモードでは、データはこのサブモジュールを迂回する。

【0206】以下のセクションはこれらのサブモジュールを説明する。水平ノイズフィルタ1002は、3タップ水平ローパスフィルタを実行し、ランダムノイズを効率的に低減することができる。実際、データの中心がX₀に設定されるとき、CFAパターンおよびその処理されたラインに依存して以下の計算が実行される。

【0207】

【数49】

【0210】水平補間サブモジュール1004では、2つのモードのフィルタリングがあり、水平ノイズフィルタ1002からのデータは2タップか5タップかのいずれかの補間フィルタによって水平に補間される。2タップ・フィルタは、中央のデータを補間するために、左および右の隣接画素での2つのデータの平均を用いる。このモードは「単純モード」と呼ばれる。5タップ水平補間フィルタは、処理画像におけるエッジの周りの誤りカラーを効率的に低減することができるように、処理ライン上で別のカラーの情報を使用する。このモードは「通常モード」と呼ばれる。これらのモードはレジスタ設定によって選択可能である。実際、データの中央がX₀に

設定されるとき、補間モードに依存して以下の計算が実行される。

$$X_0 = \begin{cases} (-X_{-2} + 2X_{-1} + 2X_0 + 2X_1 - X_2) / 4 & \text{(通常モード)} \\ (X_{-1} + X_1) / 2 & \text{(単純モード)} \end{cases}$$

【0212】図10cは、RGBバイエルCCDモードにおけるこの水平補間処理の一例を示す。この図において、補間されるデータは小文字によって表されている。

【0213】図10dは、水平補間モジュール1004のブロック図である。2つの加算器、1つの減算器およびフィルタ・モード・スイッチが、これら2種類のフィルタの1つを実行するために実現される。フィルタ・モード・スイッチは、レジスタを設定することによって制御される。

【0214】垂直補間サブモジュール1008は、レビュー・エンジン・モジュールの外の2つのラインメモリを用いて2タップか3タップかのいずれかの垂直補間フィルタを処理し、CFAパターンに存在するすべてのカラーの情報を出力する。そして、このサブモジュールは垂直ノイズフィルタも実行する。このモジュールにおける画像処理は少し複雑であり、このサブモジュールからの出力は処理ライン、CCDモード、CFAパターン、フィルタ・モードおよびノイズフィルタ・オン/オフによって変化する。以下で説明されるように、垂直補間サブモジュール1008からカラー調整サブモジュール1014までの画像処理は強い相関関係を有してお

$$X_0 = \begin{cases} (X_{-1} - Y_{-1} + X_1 - Y_1) / 2 + Y_0 & \text{(通常モード)} \\ (X_{-1} + X_1) / 2 & \text{(単純モード)} \end{cases}$$

【0217】図10eは、RGBバイエルCCDパターンについてのこの垂直補間シーケンスの一例を示す。

【0218】相補CCDモードでは、通常モードとは「カラー調整のある単純補間」を意味する。すなわち、単純垂直補間によって処理されるすべてのカラーのデータが、補色空間における公式に基づいて調整される。実

$$X_0 = \begin{cases} (X_{-1} + X_1) / 2 \pm a(w_0, x_0, y_0, z_0) & \text{(通常モード)} \\ (X_{-1} + X_1) / 2 & \text{(単純モード)} \end{cases}$$

【0220】 $a = a(w_0, x_0, y_0, z_0)$ の計算については、以下を参照のこと。

【0221】この垂直補間シーケンスでは、垂直補間サブモジュール1008の主な役割は垂直補間シーケンスの一部および垂直ノイズフィルタを実行することである。垂直補間シーケンスの一部とは通常の垂直補間モード用のデータを準備することを意味する。図10eおよび図10bに示されるように（それぞれRGBおよび相補CCDパターンについて）、単純モードでは、この垂直補間サブモジュールの出力データはカラー調整サブモジュールを迂回する。したがって、単純モードでは、このサブモジュールからの出力が垂直補間シーケンスの出力として用いられる。補間モードのいずれの場合にお

* 【0211】
* 【数50】

※り、それらのこの処理フローは一連の垂直補間処理と考えられる。したがって、この一連の垂直補間処理がまず説明される。そのシーケンスは「垂直補間シーケンス」と呼ばれる。

【0215】水平補間のように、垂直補間処理も、2種類の補間モードすなわち「単純モード」と「通常モード」とを有する。単純モードにおける補間フィルタは、上および下の隣の画素での2つのデータの平均を使用してデータの中央を補間する。通常モードでは、処理はRGB CCDモードと相補CCDモードとの間で異なる。RGB CCDモードにおける通常モードでの補間フィルタは、水平補間フィルタと同じ他のカラーの1つのデータを使用する。実際、補間されるべきあるカラーのデータがX（主に、R、B）に設定されるとともに基準として用いられるカラーのデータがY（主に、G）に設定されるとき、この垂直補間シーケンスを通して補間モードに依存して以下の計算が実行され、そして、それはカラー調整サブモジュールからの出力である。

【0216】
【数51】

★際、補間されるべきあるカラーのデータがXに設定され、他のカラーのデータがW、YおよびZに設定されるとき、相補CCDモードにおける通常モードでは以下の計算が実行される。

【0219】
【数52】

ても、このサブモードは垂直補間シーケンスについて以下の等式を計算する。

【0222】

$$\text{【数53】 } X_0 = (X_{-1} - X_1) / 2$$

【0223】次の3タップ垂直ローパスフィルタを実行する垂直ノイズフィルタはまた、CFAパターンに依存してこのサブモジュールで処理される。

【0224】

$$\text{【数54】 } X_0 = (X_{-1} - 2X_0 - X_1) / 4$$

【0225】しかしながら、このフィルタリングについて、処理される3つのライン上の同じカラーのデータが準備されなければならない。したがって、垂直ノイズフィルタの機能は、主に、RGBバイエルCCDにおいて

Gのみを実行する。図10gは、RGBバイエルCCDについてのこの垂直補間サブモジュールの出力の一例を示す。垂直ノイズフィルタが適用できてかつそれがオンに設定されるとき、原データ（この図ではR）も、他のカラー（この図ではG）との相関関係を保つために調整される。

【0226】図10hは、垂直補間サブモジュール1008のブロック図である。垂直補間およびノイズフィルタリングを実行するために、6つの加算器と2つの減算器とが実現される。特に、L₁₂₁およびR₁₂₁の計算処理は非常に複雑であって、L₁₂₁およびR₁₂₁用のスイッチング動作はこの図を単純化するために示されていない。カラー選択サブモジュール1012は、カラー・フォーマットのオーダーに、すなわち、RGB CCDモードにおいてはR、GおよびBに、相補CCDモードにおいてはY_e、C_y、M_g、Gに、垂直補間サブモジュールからの入力を整理する。この整理はCFAパターンのレジスタを設定することによって自動的に実行される。図10iは、図10gのRGBバイエルCCDにおけるこのカラー選択処理の一例を示す。この図において「g」と名付けられた出力は、Gの一時データであって、カラー調整サブモジュールにおけるRGB CCDモードでのRまたはBの再計算のために用いられる。

【0227】図10jは、カラー選択サブモジュール1012のブロック図である。4つのカラー抽出器が、垂直補間サブモジュール1008からの4つの入力から正しいカラーに独立して切り替えて選択する。カラー調整サブモジュール1014は垂直補間シーケンスについての残りの計算を行う。RGBバイエルCCDのようなRGB CCDモードでは、RまたはBはGの一時データを用いて再び計算される。カラー選択サブモジュールからのRまたはBのデータがXに設定されるとき、RGB CCDモードにおいて以下の計算が行われる。

【0228】

$$\text{【数55】 } x = X - G_{\text{temp}} + G$$

【0229】図10iの例では、ノイズフィルタがオフであるとき、

【0230】

$$\text{【数56】 } X = (b_{02} - b_{22}) / 2$$

$$G_{\text{temp}} = (G_{02} + G_{22}) / 2$$

$$G = g_{12}$$

したがって、

$$x = B$$

$$= (b_{02} - b_{22}) / 2 - (G_{02} + G_{22}) / 2 + g_{12}$$

$$= ((b_{02} - G_{02}) + (b_{22} - G_{22})) / 2 + g_{12}$$

【0231】これは、カラー調整モジュールの出力Bであり、また、垂直補間シーケンスの出力でもある。すなわち、RGB CCDモードにおける垂直補間シーケンスは、補間されるべきカラーのデータと他のカラーの基

準データとの間の差の平均を用いる。

【0232】相補CCDモジュールでは、カラー調整はカラー選択サブモジュールからのすべてのデータに対して処理される。まず、値aが、相補カラー空間における公式 $Y_e + C_y = G + M_g$ に基づいて各画素で計算される。

【0233】

$$\text{【数57】 } a = G + M_g - Y_e - C_y$$

【0234】すなわち、値aは4つのカラーのエラー値の量と考えることができる。したがって、相補CCDモードでは、すべてのカラーY_e、C_y、M_g、Gに対して上記公式を満たすために、以下の調整が処理される。

【0235】

$$\text{【数58】 } y_e = Y_e + a / 4$$

$$c_y = C_y + a / 4$$

$$g = G - a / 4$$

$$m_g = M_g - a / 4$$

【0236】図10kは、カラー調整サブモジュール1014のブロック図である。上述した2種類の計算を行うために、6つの加算器と3つの減算器とが実現される。この図において、CCDMODと名付けられたスイッチャーが、CCDモードに依存して正しい出力を選択し、レジスタを設定することによって制御される。

【0237】comp2RGB変換サブモジュール1016は、相補CCDモードでは相補カラー・フォーマットされたデータをRGBフォーマットされたデータに変換する。特に、Gについては、カラー調整からのデータおよび変換公式によって計算されるデータは、5種類の混合比で混合することができる。実際、以下の計算が変換公式に基づいて行われる。

【0238】

$$\text{【数59】 } R = Y_e - C_y + M_g$$

$$G = r G_{\text{input}} + (1 - r) (Y_e + C_y - M_g)$$

$$(r = 0, 1/4, 2/4, 3/4, 1)$$

$$B = M_g - Y_e + C_y$$

【0239】RGB CCDモードでは、カラー調整サブモジュールからのデータはこのサブモジュールを迂回する。

【0240】図10lは、comp2RGB変換サブモジュール1016のブロック図である。上の計算を行うために、3つの加算器と3つの減算器と2つの乗算器とが実現される。この図において「green_ratio」と名付けられたGについての利得調整器はレジスタを設定することによって調整可能である。RGB CCDモードでは、CCDMODスイッチャーは、このモジュールを迂回するためにオフ（この図ではハイ）を選択する。相補CCDモジュールについてのRGB利得は、相補CCDモジュールのためでさえあるRGBカラー・フォーマットによってホワイトバランスの調整を可能とする。このモジュールはRGB CCDモードにおいても利用でき

る。

【0241】図9aは、相補ホワイトバランス・モジュール1408のブロック図である。この動作のために、1つの乗算器とクリップ回路とが実現される。RGBについての各利得がレジスタによって設定される。ガンマ補正モジュール1410は、RGBカラー・フォーマットで各カラー・データについてガンマ補正を行う。この動作のために、4つの線形セグメントでガンマ曲線を近似するために、前もって3種類のデータを用意する。これらは、図9bに示される領域、オフセットおよび利得 10 である。図14に示されるように、このモジュールは、RGBへの独立調整が行われるように、各カラーについて*

$$\begin{bmatrix} Y \\ Cb \\ Cr \end{bmatrix} = \begin{bmatrix} COEF1 & COEF2 & COEF3 \\ COEF4 & COEF5 & COEF6 \\ COEF7 & COEF8 & COEF9 \end{bmatrix} \begin{bmatrix} R \\ G \\ B \end{bmatrix} + \begin{bmatrix} 0 \\ OFFSET_Cb \\ OFFSET_Cr \end{bmatrix}$$

【0244】この行列の各係数は、この変換用の可変設定が利用できるように、レジスタで設定される。

【0245】図11は、このRGB2YCbCr変換モジュール1412のブロック図である。前述した行列計算のために、9つの乗算器と5つの加算器とが実現される。RGBデータを係数と乗算した後に、乗算器からの各データの最も重要でない6つのビットが、回路のサイズを低減するために、カットされる。CbおよびCrについては、オフセット調整用の更なる回路に、YCbCr変換回路が続けられる。CbおよびCr用のクリップ回路には、2者の相補からオフセット・バイナリへの変換回路が含まれる。

【0246】バースト・モード圧縮／圧縮解除エンジン 30 好ましい実施例のDSCエンジンには、通常の捕獲モードと比較して画像の解像度において妥協のない、リアルタイム処理を行う改良されたバースト捕獲機能が含まれる。バースト捕獲モードは、増大されたバースト捕獲シーケンス長用の専用の圧縮および圧縮解除エンジン108を使用するものである。CCD生画像フレームのシー※

*て存在する。図9cは、ガンマ補正モジュール1410のブロック図である。領域検出器は、領域データに基づいて入力データ用の正しい利得およびオフセットを選択する。利得、オフセットおよび領域に関するデータは3つのレジスタで設定される。

【0242】RGB2YCbCr変換モジュール1412は、RGBフォーマットされたデータをYCbCrフォーマットされたデータに変換し、以下の行列計算に基づいてCbおよびCrに対してオフセットを調整する。

【0243】

【数60】

※ケンスが、圧縮エンジン108を用いて、SDRAM160にまず記憶される。その後、オフライン処理として、通常の捕獲モードの画像パイプラインが、CCD生画像をSDRAM160から検索し、それらを連続して処理し、最後にそれらをJPEGファイルとしてSDRAMに記憶し直す。動画再生モードはこれらのJPEGファイルを表示することができる。

【0247】バースト・モード圧縮／圧縮解除エンジン108は、差分パルス符号変調(DPCM)と、ベースラインJPEG圧縮におけるDC係数のエントロピー符号化と同じ表を用いたハフマン(Huffman)符号化とを含む。エンジン108は、クロミナンスDC差分データ用のJPEG基準におけるサンプル・ハフマン表を用いる。エンジン108は、図13に例示される逆変換も提供する。固定ハフマン表(クロミナンスDC係数用のJPEGハフマン表)を以下に示す。

【0248】

【表6】

カテゴリ (SSSS)	\hat{D}_i	符号長	符号語
0	0	2	00
1	-1,1	2	01
2	-3,2,3	2	10
3	-7,...,-4,4,...,7	3	110
4	-15,...,-8,8,...,15	4	1110
5	-31,...,-16,16,...,31	5	11110
6	-63,...,-32,32,...,63	6	111110
7	-127,...,-64,64,...,127	7	1111110
8	-255,...,-128,128,...,255	8	11111110
9	-511,...,-256,256,...,511	9	111111110
10	-1023,...,-512,512,...,1023	10	1111111110
11	-2047,...,-1024,1024,...,2047	11	11111111110
12	-4095,...,-2048,2048,...,4095	12	111111111110

【0249】符号器は4つのルックアップ・テーブルを

有する。すなわち、ハフマン符号(13×2バイト・エ

ントリ)とハフマン符号長表(13×1バイト・エントリ)と可変長ビットストリームを生成する低ビット・マスク(32×4バイト・エントリ)とログ・テーブル(256×1バイト・エントリ)とである。ハフマン表は、簡略化のためプログラム可能ではないが、代わりの実施例はプログラム可能ハフマン表を含むこともできる。

【0250】ハフマン復号器は、ハフマン符号器の逆関数を行い、5つのルックアップ・テーブルを有する。すなわち、最大符号比較表(13×2バイト・エントリ) 10と最小符号比較表(13×2バイト・エントリ)と復号化ハフマン符号ポインタ(13×1バイト・エントリ)と復号化ハフマン符号表(13×1バイト・エントリ)とビット位置マスク(32×4バイト・エントリ)とである。損失のあるモード圧縮は、各係数の最も重要でないビット(LSB)または2つの最も重要でないビットを単に廃棄する。

【0251】再生同期

オーディオ・ビジュアル・ビットストリームを再生する上での問題は、オーディオをビデオ信号といかにして同期させるかということである。好ましい実施例は、リアルタイムでバックグラウンドにおいて継ぎ目なくオーディオ・ビットストリームを再生するが、オーディオはITU-TG. 711およびマイクロソフト16ビットPCMのような簡単な符号化標準を用いて符号化されている。中断サービス・ルーチンを用いることによって、DSP源の約0.1%が(マルチチャンネルの)バッファされたシリアルポートを通してリアルタイムでオーディオを出力するのに十分である。図1bを参照のこと。したがって、好ましい実施例は、オーディオ再生に同期してビデオ復号化を実現しなければならない。明瞭化のため、オーディオおよびビデオの双方が最高スピードで

(オーディオについては8Kサンプル/秒およびビデオについては30フレーム/秒のリアルタイムで)捕獲されるとする。オーディオはサンプルとして再生される。しかしながら、ビデオはフレームの粒子において表示される。こうして、同期の問題が、ビデオ復号化がリアルタイム要請よりも早いか遅いかという事実によって引き起こされる。ビデオ復号化が早すぎるならば、ある量の遅延スロットが挿入されて、復号化をスローダウンしなければならない。反対に、ビデオ復号化が遅過ぎるならば、リアルタイム・オーディオ再生に追いつくように、いくつかのビデオ・フレームがスキップされなければならない。

【0252】好ましい実施例は双方の場合を取り扱う。特に、遅いビデオ復号化の場合には、好ましい実施例は最適なやり方でフレームを適切に選択およびスキップすることができる。好ましい実施例は、2方向符号化フレーム(Bフレーム)なしのビデオ・ビットストリームについて説明されることに注意すること。図46aは、オ

ーディオとビデオとの間の同期を図示する。最初のビデオ・フレームは、オーディオ・ビデオ再生を始める前に予め復号化される。ビデオはフレームの粒子において表示されるので、同期ポイントはビデオ・フレーム境界すなわち{ $t=0, \Delta T, 2\Delta T, 3\Delta T, \dots$ }に位置する。ここで、 ΔT はフレームの期間であり、それは次式で定義される。

【0253】

【数61】

$$\Delta T = 1 / f_p \quad (1)$$

【0254】ここで、 f_p は、ビデオ・シーケンスに用いられるフレーム速度である。

【0255】ビデオ復号化スピードが十分に速くないとき、オーディオおよびビデオは同期を失い得る。図46aに例示される通り、ビデオ・フレーム2の復号化が時間内で終わらない($T_d2 > \Delta T$)とき、オーディオ・ビデオ再生は、ビデオ・フレーム1を表示した後に、同期を失う。ここで、{ $T_{dm}, m=0, 1, 2, \dots$ }は、ビデオ・フレーム m を復号するのに用いられる復号化時間を示す。ビデオの再生スピードが十分にでないとき、オーディオとビデオとの間の適切な同期を維持する唯一の方法はビデオ・フレームを適当にスキップすることである。図46bにおいて、ビデオ・フレーム2は、同期がフレーム3で再び得ることができるよう、スキップされる(かつ、フレーム1は繰り返される)。

【0256】好ましい実施例の循環バッファ構成が図47に例示されている。ビデオ復号器は、循環バッファの一方の側に接続され、ディスプレイが他方の側に接続される。循環バッファは、サイズNのビデオ・フレームを有する。循環バッファの各フレーム・バッファに関連する2つのレジスタがある。すなわち、バッファ n に記憶されるビデオ・フレームの推定表示時間を指示する TP_n ($n=0, 1, 2, 3, \dots, N-1$)を含む第1のレジスタと、バッファ n におけるフレームが表示のための用意ができていのかどうかを信号で知らせる(準備できているときは1、準備できていないときは0)S_n($n=0, 1, 2, 3, \dots, N-1$)を含む第2のレジスタとである。もちろん、 TP_n の値は ΔT の倍数である。ディスプレイ用のバッファスイッチングもフレームの境界(すなわち、時間 $t=m\Delta T, m=0, 1, 2, \dots$)で生じる。好ましい実施例はNフレームを含む循環バッファを用いるので、すべてのインデックス($\dots, n-1, n, n+1, \dots$)はモジュロNインデックスとみなされる。現在のビデオ・フレームを復号化した後の時間がTであるとする。復号化された現在のフレームは図47のバッファ $n-1$ に記憶される。したがって、図47の次のフレームを記憶するのに用いられるバッファはバッファ n である。

【0257】ビットストリームにおける現在の位置を決

【0257】ビットストリームにおける現在の位置を決

定する。現在復号化されているフレームのフレーム・インデックス m は次式のように定義される。

【0258】

【数62】

$$m = TP_{n-1} / \Delta T \quad (2)$$

【0259】次のフレームの復号開始時間を決定する。バッファ n におけるフレームは $\{TP_n$ 以上 TP_{n+1} 以下の $t\}$ の時間間隔の間表示されることになるので、バッファ n は TP_{n+1} まで次のフレームを復号化するのに利用できない。したがって、次のフレーム TP_s の復号化開始時間は、次式で表わされる。

【0260】

【数63】

$$Ts = \max \{ T, TP_{n+1} \} \quad (3)$$

【0261】復号化されるべき次のフレームを決定する。

【外1】

$$\hat{Td}$$

を次のフレームを復号するための見積り時間であるとすると、次のフレームの表示時間は次式を満足しなければならない。

$$TP_s = \max \left\{ \Delta T \left[\frac{Ts + \hat{Td}}{\Delta T} + 0.5 \right], TP_{n+1} + \Delta T \right\} \quad (4)$$

【0267】

【外2】

$$\hat{Td}$$

を見積もるために、先の復号化またはフレーム・パラメータに基づいた統計的な見積りのような異なる方法がある。ある好ましい実施例は、単純に、同じ写真符号化タイプ（IフレームまたはPフレーム）の最も新しく符号化されたフレームの実際の復号化時間+次のフレームについての見積り復号化時間としてある量の安全マージンを用いる。

【0268】こうして、復号されるべき次のフレームのフレーム・インデックス m' は、次式のように計算することができる。

【0269】

【数67】

$$m' = TP_n / \Delta T \quad (5)$$

【0270】続いて、現在の位置からスキップされるべきフレームの数 Δm が、次式によって決定される。

【0271】

【数68】

$$\Delta m = m' - m - 1 \quad (6)$$

【0272】式(2)から式(6)は、環状バッファを更新するための基礎制御動作を構成する。

【0273】好ましい実施例は、同期を実現するのに環

* 【0262】

【数64】

$$\begin{cases} TP_n > Ts + \hat{Td} \\ TP_n \geq TP_{n-1} + \Delta T \end{cases}$$

【0263】上記の条件は、次のフレームの復号化がその表示時間の前に終わることを意味し、また、次のフレームは、少なくともビットストリームにある現在のフレームの後のフレームに位置する。 TP_n は ΔT の倍数でなければならないので、オーディオに同期できる次のフレームは、次の条件を満たす。

【0264】

【数65】

$$\begin{cases} TP_n - \Delta T \left[\frac{Ts + \hat{Td}}{\Delta T} + 0.5 \right] \\ TP_n \geq TP_{n-1} + \Delta T \end{cases}$$

【0265】ここで、 $[\cdot]$ は、切り捨てによる整数部分を示す。

【0266】したがって、次のフレームの表示時間は、次式によって決定される。

* 【数66】

状バッファ構成を用いる。2つの部分（すなわち、ビデオ復号器バッファスイッチ制御およびディスプレイバッファスイッチ制御）がある。図48は、ビデオ復号器バッファスイッチ制御のフローチャートを示しており、それは2つの段階（すなわち、初期化および再生）を含む。

【0274】初期化：循環バッファの初期化では、 N_f （ N_f は1以上で N 以下）のビデオ・フレームが再生を開始する前に復号される。図48にダッシュ線の囲みで示されるように、初期化には4つのステップがある。
・ステップ0：すべての表示時間レジスタ $\{TP_n, n=0, 1, 2, 3, \dots, N-1\}$ および状態レジスタ $\{S_n, n=0, 1, 2, 3, \dots, N-1\}$ をゼロに設定し、ビデオ復号器をバッファ0（すなわち、 $n=0$ ）に切り替え、ビデオ・ビットストリームの始まりを指し示し（すなわち、 $m' = \Delta m = 0$ ）、時間をゼロに設定する（すなわち、 $t = 0$ ）。

・ステップ1：関連する状態レジスタ S_n を1に設定し、 Δm ビデオ・フレームをスキップし、フレーム m' を復号し、バッファ n に復号されたフレームを記憶する。（ループを通る最初の経路で $n=0$ 、 $m'=0$ を呼び戻し、それで最初のフレームが復号されてバッファ0に記憶される。）

・ステップ2：復号化開始時間 Ts を t に設定し、次のバッファ（すなわち、 $n++$ ）に切り替え、式(4)、

(5), (6)に従って TP_n , m' , Δm を更新する。

・ステップ3: 復号フレームの数が前もって設定されたフレームの数 N_f に到達したかどうかをチェックする。そうであるならば再生に移り、そうでなければステップ1に戻る。

【0275】再生: 再生の間に循環バッファを更新するのに、6つのステップが含まれる。

・ステップ0: ディスプレイをバッファ0に切り替え、ディスプレイをイネーブルし、時間を0にリセット (すなわち、 $t=T=0$) し、ビデオ復号器をバッファ N_f (すなわち、 $n=N_f$) に切り替える。

・ステップ1: 全ビデオ・シーケンスが復号されるならば、復号をやめるか、さもなければステップ2に移る。

・ステップ2: 式(3), (4), (5), (6)に従って T_s , TP_n , m' および Δm を更新する。

・ステップ3: 時間が T_s (すなわち、 T_s は t 以下) に到達するまで待機し、ステップ4に移る。

・ステップ4: 関係する状態レジスタ S_n を0に設定し、 Δm ビデオ・フレームをスキップし、フレーム m' を復号し、復号されたフレームをバッファ n に記憶する。

・ステップ5: フレーム復号化が時間内で終わるならば (すなわち、 $t < TP_n$)、 S_n を1に設定して、復号フレームがディスプレイする準備のできていることを指示し、 T を t に設定し、ビデオ復号器を次のバッファ (すなわち、 $n++$) に切り替える。さもなければ、 T を t に設定し、 DT を見積もられた

【外3】

$$\hat{T}_d$$

に加え (すなわち、

【外4】

$$\hat{T}_d$$

$+ = DT$ ($DT = N_f \Delta T$)、次の段階で意図的にもう N_f (N_f は0以上) だけのフレームをスキップし、現在のフレーム・インデックス m を m' に設定する。ステップ1に移る。 N_f は同期を再開する前に画面がフリーズする時間を制御するためのパラメータであることに留意願いたい。

【0276】ユーザーは、環状バッファ・サイズ(N)と再生用の初期遅延時間(N_f)と画面フリーズ時間(N_f)とを自由に決定できる。明らかに、最小バッファ・サイズは3ビデオ・フレーム (すなわち、 $N=3$) であり、最も小さな遅延時間は1ビデオ・フレーム (すなわち、 $N_f=1$) である。しかしながら、ビデオ復号スピードが不十分な場合には、循環バッファ初期化の間に $N-1$ フレーム (すなわち、 $N_f=N-1$) を復号することが強く推奨される結果、ビデオ復号器がオーディオ

実時間再生に追いつくために最大の余地を得ることができる。

【0277】ディスプレイバッファスイッチ制御: ディスプレイバッファ制御がビデオ復号器バッファスイッチと並列に実行される。好ましい実施例は、ディスプレイバッファスイッチをビデオ・フレーム境界でチェックする。 $t = m \Delta T$, $m = 0, 1, 2, \dots$ 。ディスプレイがバッファ $n-1$ におけるビデオ・フレームを現在示しているとすると、現在時間(TP_n 以上の t)および($S_n=1$)が保たれればかつ保たれさえすれば、それは次のバッファすなわちバッファ n に切り替わる。そうでなければ、それはバッファ $n-1$ に接続される。ここで、(t が TP_n 以上)かつ($S_n=0$)ならば、それは、復号器が時間内でフレームの復号を終えられなかったことを意味する。この場合、バッファ n におけるビデオ・フレームは廃棄されており、復号器は、バッファ n を再度更新するために、内輪で選択された次のフレームを復号しており、ディスプレイは、(t が TP_n 以上)および($S_n=1$)が成り立つまで、バッファ $n-1$ におけるフレームを表示し続ける。要するに、好ましい実施例は、ソフトウェアまたはファームウェアを用いて再生するときオーディオとビデオとの間の同期を実現する方法を提供する。

【0278】可変長復号

可変長復号(VLD)は、符号器で可変長符号(VLC)を用いて生成される復号ビットストリームに含まれている。図1bのアイテム126を参照のこと。VLCのために、符号化ユニットに用いられるビットの数がユニットごとに変わる。したがって、復号器は、それを復号するまで符号ユニットに用いられるビットの数が分からない。これにより、復号器が復号処理の間にビットストリーム・バッファを用いることが不可欠になる。ビデオの符号化では、例えば、符号化されるべきフレームは一組のマクロブロックに分解される(図49を参照)。最も小さなメモリ要件を考慮するとき、ここでの符号化ユニットは、通常、マクロブロックとして定義される。それは、 16×16 画素輝度領域と、クロマ・フォーマット(4:2:0, 4:2:2または4:4:4)に依存する対応クロミナンス領域とからなる。確かに、スライス(フレームにおけるマクロブロックの行)またはフレームそれ自体さえも、十分なメモリがあるならば、符号化ユニットとして取り扱うことができる。

【0279】図50は、好ましい実施例のデジタルスチルカメラ(DSC)でのビデオ再生を示す。DSC応用では、ビデオ・ビットストリームは、前もって捕獲され、高容量SDRAMに記憶され、また、ビデオ復号器がDSP上に築かれる。復号器がSDRAMに直接アクセスするのは極端に高価であるので、オンチップ・ビットストリーム・バッファがDSP内部メモリで開放される。ビットストリームは、まず、SDRAMからビット

ストリーム・バッファにSDRAMを通してローディングされ、その後、復号器は、ビットストリーム・バッファにおけるビットストリームを用いてビデオを再構築する。CPUの介入なしでバックグラウンドにおいて走行できるDMA（直接メモリ・アクセス）を用いてビットストリーム・ローディングが達成されるため、ビットストリーム・ローディング・オーバーヘッドは、主に、DMA転送用のレジスタをセットアップするのに用いられる時間に起因するものとなる。

【0280】ビットストリーム・バッファの管理に関しては、2つの基礎的要件がある。第1に、バッファ・サイズは最悪の場合をカバーするのに十分な大きさであること。例えば、ビデオの符号化では、マクロブロックを符号化するための理論上の最大ビット数は256ワードであり得る（ここでの1ワードは2バイトとして定義される）。この最悪の場合は非常にまれではあるけれども、安全サイドにあるためには、ビットストリーム・バッファ・サイズは256ワードでなければならない。第2に、ビットストリーム・バッファは決してアンダーフローしてはならない。すなわち、バッファ管理は、符号化ユニット用のビットストリームが復号されるときそれが利用可能であることが保証されなければならない。

【0281】2番目の要件を満足するために、異なる構成がある。最も簡単なものは、各バッファ・アクセスでビットストリーム・バッファにおける復号位置をチェックするというものである。ビットストリーム・バッファは、復号位置が有効バッファ範囲の外にあるときはいつでも、再充填される。復号化はビットごとの動作であるので、この構成は現実的ではなく、それはバッファをいつ充填するのかを決めるのにオーバーヘッドを費やし過ぎる。現実的な構成は、図51aに示されるような線形シフト・バッファ方式である。この方式では、ビットストリーム・バッファは復号器によって左から右へと線形にアクセスされ、また、ユニットを復号した後は、ビットストリームの残りはバッファの始めに前方にシフトされ、その後、バッファは次のユニットを復号する前に「フル」に再充填される。図51aにおいて、PsおよびPdは、ビットストリーム・バッファにおける現在の復号位置およびビットストリーム最終位置をそれぞれ示す。このバッファ方式は2つの不利益を有する。第1に、バッファ・サイズが復号ユニットのビットの平均数よりも大き過ぎるので、ビットストリーム・シフトに多くの時間が費やされる。例えば、ビデオ復号では、バッファ・サイズは最悪の場合をカバーするのに256ワードであるが、平均すると、ユニットは16ワードしか使っておらず、これは各ユニットについて約240ワードのシフトがあることを意味する。第2の不利益は、各ユニットを復号した後にビットストリームのローディングを必要とするというものであり、DMA転送を発するの

オーバーヘッドが費やされる。

【0282】より良いバッファ管理方式は、図51bに示されるようないわゆる擬似循環バッファ方式である。この方式では、復号器はビットストリーム・バッファを循環してアクセスする。これにより、線形バッファ方式に必要とされるビットストリーム・シフトは避けられる。ユニットを復号した後に2つの場合がある。この最初の場合は図51bの左手部分のものであり、ビットストリームの残りがバッファの真中に位置する。この場合には、バッファはビットストリームを2回ローディングすることによって充填され、1回は右端用で、それに続いてもう1回が左端をローディングするためである。

（注意：ビットストリーム・ローディングがビットストリームをビットストリーム・バッファに循環して書き込むことができるならば、1回のみのローディングが必要である。しかしながら、いつもこのような場合ではない。）第2の場合は、図51bの右手部分に示されており、そこではバッファの真中のみを充填する必要がある。擬似環状バッファ方式は、ビットストリーム・シフトを避けることができるので線形シフティング・バッファよりもより効率的であるが、各ユニットを復号した後に1つまたは2つのビットストリーム負荷が必要となるという不利益をなおも被る。以下の好ましい実施例のハイブリッド環状二重バッファ方式はこの問題を解決する。

【0283】図52の状態0は、サイズの等しい2つのバッファ（すなわち、左バッファおよび右バッファ）を含むハイブリッド環状二重バッファを示す。各バッファには、バッファ充填（「フル」／「非フル」）を指示するフラグがある。Psは、ユニットを復号した後の現在の復号位置を指し示す。バッファ・サイズについては、各バッファは符号化ユニットを復号する最悪の場合をカバーし、これによって、ハイブリッド・バッファ・サイズが線形シフティング・バッファまたは擬似環状バッファの2倍になっている。伝統的な2重バッファとは異なり、この2つのバッファは、連続するメモリ割当てを有する。すなわち、左バッファがメモリ・マップにおいて右バッファに直接続けられている。復号器は、環状にハイブリッド・バッファにアクセスする。

【0284】好ましい実施例のハイブリッド・バッファは、以下の4つの状態を通して動作する。

- ・状態0：初期化状態であって、左バッファおよび右バッファの双方が完全にローディングされて「フル」に設定され、Psはハイブリッド・バッファの開始を指し示す。
- ・状態1：第1のユニットを復号した後に、左バッファ・フラグを「非フル」に変更する。
- ・状態2：ユニットを復号した後に、現在の復号位置Psが右バッファにあり、かつ、左バッファ・フラグが「非フル」であるならば、左バッファを完全にローディ

ングして、左バッファ・フラッグを「フル」に設定する。また、右バッファ・フラッグが「フル」であるならば、それを「非フル」に変更する。そうでなければ、何の動作もとられない。

・状態 3：ユニットを復号した後に、現在の復号位置 P_s が左バッファにあり、かつ、右バッファ・フラッグが「非フル」であるならば、右バッファを完全にローディングして、右バッファ・フラッグを「フル」に設定す *

```
typedef struct bitstream {
    Sint bit_ptr;      /* current bit position (0 ~ 16)
    */
    Sint Ps;           /* current decoding position in bitstream
    buffer */
    Sint left_flag     /* left buffer flag "full / not-full"
    */
    Sint right_flag    /* right buffer flag "full / not-full"
    */
    UInt *databuf;     /* bitstream buffer
    */
    Long Addr_SDRAM;  /* bitstream address in SDRAM
    */
} Bitstream;
```

【0286】表 1 に示される擬似符号はハイブリッド環状二重バッファ方式を説明する。バッファ初期化機能 () は復号の開始時に一度だけ呼ばれ、一方、ビット 20 ストリーム・バッファ更新機能 () は各符号化ユニットを復号した後に呼ばれ、それは、条件が真になるならば、バッファ・フラッグを自動的に更新し、バッファを※

する。左バッファ・フラッグが「フル」であるならば、それを「非フル」に変更する。そうでなければ、何の動作もとられない。好ましい実施例のプラットフォーム（例えば、図 1 b）を例（ここで、データは 16 ビット・ユニットにある）として挙げて、以下のデータ種類を定義する。

【0285】

【表 7】

※再ローディングする。表 1 において、BUFSIZE はハイブリッド環状二重バッファのバッファ・サイズを表す。

【0287】

【表 8】

```

Void BufferInitialization(
    Bitstream *stream,      /* pointer of bitstream */
)
{
    /* ===== */
    /* Initialization of the hybrid circular-double buffer */
    /* ===== */
    LoadBuffer(&stream->databuf[0], stream->Addr_SDRAM, BUFSIZE);
    stream->Addr_SDARM += BUFSIZE;
    stream->left_flag = "full";
    stream->right_flag = "full";
    stream->Ps = 0;
    stream->bit_ptr = 16;
}

Void BitstreamBufferUpdate(
    Bitstream *stream,      /* pointer of bitstream */
)
{
    /* ===== */
    /* Update the left buffer if necessary */
    /* ===== */
    if (stream->left_flag == "not-full" && stream->Ps >= BUFSIZE/2)
    {
        LoadBuffer(&stream->databuf[0], stream->Addr_SDRAM, BUFSIZE/2);
        stream->Addr_SDARM += BUFSIZE/2;
        stream->left_flag = "full";
    }

    /* ===== */
    /* Update the right buffer if necessary */
    /* ===== */
    if (stream->right_flag == "not-full" && stream->Ps < BUFSIZE/2)
    {
        LoadBuffer(&stream->databuf[BUFSIZE/2], stream->Addr_SDRAM, BUFSIZE/2);
        stream->Addr_SDARM += BUFSIZE/2;
        stream->right_flag = "full";
    }

    /* ===== */
    /* Update the left buffer flag */
    /* ===== */
    if (stream->left_flag == "full" && stream->Ps < BUFSIZE/2)
        stream->left_flag = "not-full";

    /* ===== */
    /* Update the right buffer flag */
    /* ===== */
    if (stream->right_flag == "full" && stream->Ps >= BUFSIZE/2)
        stream->right_flag = "not-full";
}

```

表 1. ハイブリッド環状二重バッファ構成のための擬似符号

【0288】表1におけるBitstreamBufferUpdate()に見ることができるように、左バッファまたは右バッファは、各ユニットを復号した後に再ローディングされないが、反対バッファ（左／右）が用いられていて、かつ、そのバッファ・フラグが「非フル」でありさえすれば、ローディングされる。これはバッファ負荷の数を大きく低減する。ビデオ符号化を一例として考える。これは、マクロブロックがユニットであって、ユニットの平均ビットストリーム・サイズが16ワードであるとするならば、512ワードのBUFSIZEを必要とする。線形シフティング・バッファおよび擬似環状バッファが各ユニットを復号した後にバッファを再充填するので、これらの2つの方式の平均ローディング長も16ワードである。ハイブリッド環状二重バッファ方式における256ワードの固定ローディング長と比較して、好ましい実施例は約16のファクターでローディング・オーバーヘッドを低減する（すなわち、256/16）。

【0289】ミニ実験をして、上述した3つのバッファ

方式を比較した。使われたビデオ・シーケンスは、コーストガード（352×288、300フレーム、4：2：0）であった。ビットストリームはMPEG1ビデオ符号器を用いて生成されている。目標ビット速度は3メガビット/秒、1フレームのみである。3つの異なるバッファ方式の同じ復号器が同じビットストリームを復号するために用いられ、バッファ・ローディング・カウントおよびワード・シフティング・カウントが復号化の間に記録される。3つのバッファ方式の間の性能の比較が表2に列挙されている。表2に示されるとおり、各マクロ・ブロックについて、線形シフティング・バッファ方式は、1つのバッファ負荷と、平均で約240ワードのシフティングとを必要とする。擬似環状バッファ方式は、わずかに多くのバッファ負荷を必要とするが（1.06負荷/マクロブロック）、シフティングを必要としない。好ましい実施例のハイブリッド環状二重バッファ方式は、マクロブロック当り約0.0619バッファ負荷だけを用いた。特に、図1bの好ましい実施例のプラ

ットフォームでは、好ましい実施例の方式は、線形シフ
ティング・バッファ方式および擬似環状バッファ方式と
比較して約 1 1 3 および 1 7 のサイクル・カウント低減*

* 比をそれぞれ提供する。

【0290】

【表 9】

	線形シフティング ・バッファ	擬似環状バッファ	ハイブリッド環状 二重バッファ
バッファ・サイズ (ワード)	256	256	512
マクロブロック当りの負荷の数	1.00	1.06	0.0619
マクロブロック当りのワード・ シフティングの数	240.15	0	0
負荷 (サイクル) 当りのオーバ ーヘッド	80	80	80
ワード・シフティング当りのサ イクル・カウント	2	2	2
マクロブロック当りのビットス トリーム・バッファに用いられ る合計サイクル	560.30	84.72	4.95
サイクル・カウント対ハイブ リッド環状二重バッファ方式	113.19	17.12	1.00

表 2. TMS320DC21 プラットフォーム上の 3 つのバッファ方式間の性能比較

【0291】画面上表示およびグラフィック加速

画面上表示 (OSD) モジュール 105 は、異なる OS
D ウィンドウからの OSD データを管理する責任があ
り、また、それをビデオと混合する。それは、OSD デ
ータを SDRAM 160 から読み出し、NTSC/PAL 符号器 106 に出力する。OSD モジュールはスタン
バイ・モジュールにデフォルトし、そこでは、それはビ
デオを NTSC/PAL 符号器 106 に単純に送る。ARM CPU 130 によって構成され活性化された後
に、OSD モジュールは OSD データを読み出して、そ
れをビデオ出力と混合する。ARM CPU 130 は、
OSD 動作をオン/オフするとともに OSD データを S
DRAM に書き込む責任がある。図 15 は、OSD モジ
ュールのブロック図および関係する他のアイテムを示
す。OSD の様々な機能が、以下の段落で説明される。

【0292】OSD データ記憶。OSD データは様々な
サイズを有する。ビットマップ・ウィンドウでは、各画
素は 1, 2, 4 または 8 ビット幅であり得る。YCrCb 4:2:2 ウィンドウでは、それは成分当り 8 ビット
を取り、その成分は 4:2:2 (Cb/Y/Cr/
Y...) フォーマットに従って配列される。RGB グ
ラフィック・データが OSD として用いられる必要があ
る場合には、アプリケーションは、それを記憶する前に
Y/Cr/Cb へのソフトウェア変換を行う。OSD デ
ータは、常に、32 ビット・ワードにパックされ、正し
いままとされる。OSD ウィンドウの左上角から始め
て、すべてのデータは隣接 32 ビット・ワードにパック
される。

【0293】OSD ウィンドウを設定する。OSD ウィ
ンドウはその属性によって定義される。ウィンドウ用
の OSD データを ARM CPU 130 によって SDR ※

※ AM に記憶することに加えて、アプリケーション・プロ
グラムも、以下のサブセクションで説明される通り、ウ
ィンドウ属性および OSD モジュールにおける他の設定
を更新する必要がある。

【0294】位置レジスタ。位置レジスタは各ウィンド
ウの左上角および右下角の X および Y の位置を含む。ア
プリケーション・プログラムは、CAM を設定し、選択
された OSD ウィンドウをイネーブルする必要がある。
図 16 を参照。

【0295】カラー・ルックアップ・テーブル。OSD
は固定 256 エントリ・カラー・ルックアップ・テーブ
ル (CLUT) を有する。CLUT はビットマップ・デ
ータを Y/Cr/Cb 成分に変換するのに用いられる。
1, 2 または 4 ビットマップ画素の場合には、CLUT
は CLUT レジスタによって決定することができる。

【0296】混合および透明性。画素レベルでのカラー
混合がまた支援される。この特徴はビットマップ表示の
ためだけに利用できる (ウィンドウ 1, 2)。ウィンド
ウ・カラー混合がイネーブルされるならば、各画素の混
合量は混合ファクターによって決定される。以下の表に
示される通り、ウィンドウ混合は、選択された混合ファ
クターに従って 5 つの異なるレベルを支援する。ハード
ウェアはビットマップで透明性モードを支援する。透明
性がイネーブルされるならば、0 の値を有するビットマ
ップ表示上のいかなる画素も、ビデオが表示されること
を可能とする。本質的に、0 の値の画素は、透明なカラ
ー (すなわち、背景カラーがビットマップを通して示さ
れる) と考えられる。表には、同じウィンドウ上の透明
性と混合との間の接続が示されている。

【0297】

【表 10】

透明性	混合ファクター	OSDウィンドウ書与度	ビデオ書与度
オフ	0 1 2 3 4	0 1/4 1/2 3/4 1	1 3/4 1/2 1/4 0
オン	0 1 2 3 4	画面値=0ならば、 0 1/4 1/2 3/4 1	画面値=0ならば、 1 3/4 1/2 1/4 0

【0298】ハードウェア・カーソル。長方形がハードウェア・ウィンドウ1を用いて提供される。ウィンドウ1では、カーソルは、常に、他のOSDウィンドウ上に現れる。ユーザは、その形のサイズおよびカラーを特定できる。ハードウェア・ウィンドウ1がカーソルとして指定されるとき、2つのウィンドウのみがOSDアプリケーションに利用できる。ハードウェア・カーソルが用いられないならば、アプリケーションはウィンドウ1を通常のハードウェア・ウィンドウとして用いることができる。図17は、ハードウェア・カーソルの一例を示す。

【0299】DSPサブシステム

DSPサブシステムは、C54xDSPと、ローカルメモリ・ブロックと、iMXおよびVLC加速器と、共有される画像バッファと、共有を実行する乗算器とからなる。C54xは、高性能、低電力および市場で証明されたDSPである。C54x用のcDSPハードウェアおよびソフトウェア開発ツールも非常に円熟している。DSPは、オート露光、オートフォーカスおよびオートホワイトバランス(AE/AF/AWB)と画像パイプライン・タスクの一部とを実行する。それはまた、SDRAM転送を取り扱い、加速器を駆動して画像処理の残りおよび画像圧縮タスクを実行する。DSPにおけるプログラミングの柔軟性および簡易性により、カメラ製造業者が、画像処理フローを洗練させ、品質および性能のトレードオフを調整し、カメラに更なる特徴を導入することが可能となる。

【0300】適合性のあるDSP(cDSP)設計フローは、柔軟性および設計再使用を可能とするように採用される。DSPと加速器との間でタイム・シェアリングされるメモリ・ブロックは、1つの処理ユニット(16×16画素)のために十分大きく、また、DSPへのゼロ待機状態アクセスを提供する。

特徴

固定小数点デジタル信号プロセッサ

100MIPS LEAD2, 0CPU

オンモジュールRAM 32K×16ビット

(4ブロックの8K×16ビット二重アクセス・プログラム/データRAM)

マルチチャンネルバッファされたシリアルポート(McBSPs)

ARMは拡張8ビット・ホスト・ポート・インターフェ

ースを介してRAMにアクセスすることができる。

1つのハードウェア・タイマー

オンチップ・プログラム可能PLL

ソフトウェア・プログラム可能待機状態生成器

スキャン・ベース・エミュレーションおよびJTAG境界スキャン・ロジック

【0301】図18aは、DSPサブシステムについての更なる詳細、特に、DSPとiMXおよびVLCとの間の接続の詳細を示す。図18bは、メモリ・マップである。共有されたメモリ・ブロックA、Bは、DSPのデータ・メモリ空間上で2つの2Kワード・バンクを占める。各ブロックは、DSPによって制御される状態スイッチングに依存してDSP、iMX、VCLおよびSDRAMコントローラによってアクセスすることができる。ダイナミックなサイクルごとのメモリ仲裁は計画されない。DSPのプログラムは、ゼロ待機状態外部メモリ・インターフェースを通してこれらのメモリ・ブロックの継ぎ目のないアクセスを得る。iMX係数、iMXコマンド、VLC Q行列およびVLCハフマン表用の構成メモリ・ブロックもDSPの外部メモリ・インターフェースに接続する。それらはまた、特定のモジュールとDSPとの間で静的に切り替えられる。典型的には、パワーアップでまたはカメラ動作モードの初期の段階で、これらのメモリ・ブロックはDSP側に切り替えられ、DSPが動作のために適切な構成情報を設定することができるものとなっている。その後、それらは、動作の期間中にiMXおよびVLCに切り替えられる。

【0302】イメージング拡張(iMX)

iMX(イメージング拡張)は、プログラム可能なDSPの画像処理性能を拡張するための柔軟な制御およびメモリ・インターフェースをもつ並列MACエンジンである。iMXは、柔軟性、メモリ使用およびプログラミングの簡易性が達成されるように、DSPプロセッサを備えた共有メモリ構成において良好に作動するものと考えられる。そのアーキテクチャは、一般の1-Dおよび2-D FIRフィルタリング、アレイ・スケーリング/付加、(カラー空間変換用の)行列乗算、クリッピングおよび閾値動作をカバーする。デジタルスチルカメラでは、iMXは、以下のものをスピードアップするのに用いることができる。

CFA補間

カラー空間変換

クロマ・ダウンサンプリング
エッジ強調
カラー抑制
DCTおよびIDCT
テーブル・ルックアップ

【0303】iMX方法論は、並列処理および高性能コンピュータ・アーキテクチャの研究から生じている。設計は、スケーラブルMACエンジンの必要性を含む。第1の好ましい実施例におけるiMXは4つのMACユニットを組み込んでいる。図19を参照。代替の好ましい実施例は8以上のMACユニットにグレードアップしている。ソフトウェアは、ハードウェア・グレードアップが実質的なソフトウェア変更を生じないように、構成することができる。iMXの大きな柔軟性は、パラメータ起動アドレス生成およびルーピング制御によるものである。全体の効率は、iMX内の効率的なパイプライン制御およびシステム・レベル・メモリ・バッファリング方式から生じている。iMXはブロック・ベース処理のために最もよく作動する。これを容易とするために、データパスはデータ入出力および係数メモリに接続する必要がある。iMXは、データ入力ポート、データ出力ポートおよび係数メモリ・ポートを含み、また、これらのポート間の仲裁を可能とする。これは、専用メモリ・ブロックの必要性を削除し、システムレベルに更なる柔軟性とより良いメモリ使用をもたらし、これらのメモリ・ブロックは、データ交換を容易とするために、DSPデータ・メモリとしてアクセス可能である。iMXにコマンド復号ユニットを送出する別のコマンド・メモリがある。そのコマンド・メモリが、自らの基準画像パイプライン・アルゴリズムにおいて、すべての加速されたステップに適合するよう指定され、このコマンドのシーケンスがDSPからの介入をほとんどなしに実行することができるものとされる。

【0304】iMXブロック図が図20に示されている。コマンド復号サブブロックは、コマンドを読み出し復号し、また、静的パラメータをコマンド当り一組だけアドレス生成器に押しやる。その後、アドレス生成器は、ルーピング変数およびデータ／係数／出力ポイントを計算し、サイクルごとのパイプライン制御を取り扱う実行制御と整合する。アドレス生成器は、データおよび係数読出し要求をアービタ(arbiter)に送る。アービタはその要求をデータ／係数メモリに転送する。メモリから読み戻されたデータは入力フォーマットに行き、それはデータの整列および複製を行う。その後、フォーマットされたデータおよび係数はデータパスに提供され、それは、主として、4つのMACユニットからなる。データパスからの出力は、メモリ書込み用のアービタへの経路をたどる。iMXは、共有メモリを介して(データ入力、係数、データ出力、コマンドのために)およびメモリ・マップされたレジスタ(開始コマンド、終了状

態)を介してDSPと通信する。すべてのデータ・バッファおよびメモリ・ブロックは、シングル・ポートであり、オンライン仲裁よりもむしろ静的制御を介して1つのものから別のものへと切り替えられる。

【0305】典型的な応用では、DSPは、フィルタ係数、DCT/IDCTコサイン定数およびルックアップ・テーブルを係数メモリに置き、また、iMXコマンドをコマンド・メモリに置く。その後、DSPはこれらのメモリ・ブロックへのアクセスをiMXに引き渡す。これらのメモリ・ブロックは、主要なカメラ動作モード(例えば、画像捕獲)のために必要なすべての係数およびコマンドに適合するために、基準設計に適切なサイズとされる。いかなる更新/再ローディングも非常に低い頻度で起こるべきである。いずれかのまたは双方のメモリ・ブロックの空間がなくなる場合には、ページングを行うことができる。DSPは、iMXに1つのデータ・バッファだけがあるように、スイッチ・ネットワークを管理する。走行時間の間、DSPは、A/Bバッファをそれ自体、iMX、VLXおよびSDRAMコントローラの間で切り替えて、データの受け渡しを実行した。図21は、DSP上の画像パイプラインをスピードアップするのに用いられる入力切上げ/クリッピング能力を備えた単純テーブル・ルックアップ加速器を図示する。これは非常に単純な制御構造およびデータパスで実行される。

【0306】VLCエンジン

VLC加速器は、JPEG圧縮およびMPEG圧縮の場面上における量子化およびハフマン符号化のために最適化されたコプロセッサである。それは、DSPによってプレローディングされた量子化行列およびハフマン表で共有メモリ・ブロックを介して動作する。設計における積極的なパイプラインは、圧縮用の3千万のDCT係数を超える非常に高いスループット速度を達成する。量子化行列、ハフマン表およびデータ入出力メモリを含むVLCの作動メモリはすべて共有メモリ・ブロックである。

【0307】VLC機能性

基本的に、VLCは、量子化、ジグザグ・スキャンおよびJPEG符号用のハフマン符号(ベースラインDCT, 8ビット・サンプル)を4つまでの量子化行列($invq[i, j] = 2^i / q[i, j]$)およびすべてローディング可能な2つの符号化ハフマン表でカバーする。10ブロックまでを含む1つのMCUを処理することができる。各ブロックは $8 \times 8 = 64$ サンプルからなる。量子化、ジグザグ・スキャンおよびMPEG-1ビデオ符号化用のハフマン符号化。6つまでの 8×8 ブロックで1つのマクロブロックを処理することができる。ブロックの数およびそれらの中の輝度ブロック数を指定することができる。ハフマン符号化は、量子化されジグザグに順位付けられたレベルを生成するのに迂回することができる。加速器は、入出力バッファ、量子化行列およびハフマン

符号化表用のメモリ・ブロックを要求する。メモリ構成は、通常の符号化動作、1つのJPEG MCU (最小符号化ユニット) または呼出し当りのMPEGマクロブロックを支援するのに十分なものである。

【0308】入力および出力の双方は2Kワード(1ワード=16ビット)共有メモリ・バッファ(AまたはB)に適合しなければならない。MCUまたはマクロブロックは、最大10の8×8ブロックまたは640入力ワードを有する。圧縮された出力データは、典型的には、入力サイズよりも小さい。JPEGハフマン符号化表は、表当り(12×176)×32ビットまたは384ワードを費やす。JPEG標準は、2つの表を可能とし、合計で768メモリ・ワードを費やす。MPEG表は、VLCに回路接続され、メモリを費やさない。ハフマン表には2Kワードを割り当てている。16ビットによる512ワードの量子化行列メモリは、各々が64×16ビットを費やす8つの量子化行列が同時に存在することを可能とする。JPEGは、4つの行列を可能とし、MPEG符号化は2つの行列を必要とする。図22はVLCの主なサブブロックを示す。符号化経路のみが1つの好ましい実施例のVLCモジュールで実現され、代替の好ましい実施例では、復号化経路はモジュールに組み込まれる。

【0309】ARMサブシステム

ARMマイクロプロセッサ130は、システムレベル初期化、構成、ユーザ・インターフェース、ユーザコマンド実行、接続性機能および全体のシステム制御を取り扱う。ARM130は、大きなメモリ空間、より良いコンテキスト切替え能力を有しており、それにより、DSP122よりも複雑な処理、マルチ・タスキング処理および一般の処理に相当である。好ましい実施例は、ARM7cTDMIコアを一体化する。図1bを参照。ARM7コアは少なくとも40MHzまで指定される。ARMサブシステムはまた、32Kバイト・ローカル・スタティックRAM132を有する。ARMプロセッサ130は、CCDコントローラ、TV符号器、プレビュー・エンジン、IrDA、USB、コンパクトフラッシュ(登録商標)/スマートメディア、UARTなどを含むすべてのDSC周辺機器に接続される。

【0310】ARMプロセッサ130は、SDRAMおよびLCDNへのCCD入力生データおよび中間データの管理をする。すべてのI/Oデバイスに接続されて、ARMは、USB、IrDA、コンパクトフラッシュ/スマートメディアおよびUARTSのようなスマートデバイスを管理し、それらに対して責任がある。PREVIEW、CAPTURE、PLAYBACKおよびBURSTの4つの基礎動作モードはARMからの要求によって開始される。その後、ARMは、その要求を完了するためにデバイスをモニタし、場合によっては、その要求が完了した後にデータを管理する。RESETの後で

かついかなるカメラ動作が起こり得る前に、ARMはいくつかのハウスキーピング・タスクを行わなければならない。最初のタスクはBOOT動作タスクとして知られている。この機能はI/Oおよび周辺機器を周知の状態に初期化するだけではなく、それはまたDSP122を用意しローディングし開始しなければならない。このシーケンスは、フラッシュからDSPブート符号を読み出し、DSP符号メモリをローディングし、続いてそのHOLD状態からDSPを放出することによって、開始する。更なるDSP符号があるフォーマットでSDRAMにロードされ、その後、DSPは、ARM介入なしにその符号空間を読み出しオーバーレイすることができる。

【0311】ARM SDRAMインターフェース

ARMは、(1) SDRAMバッファ(バースト読出し/書込み)を通して、(2) より長い待機時間-4サイクルREAD、6サイクルWRITEでのSDRAMへの直接アクセスという、SDRAMへの2種類のアクセスを有する。メモリへの直接アクセスはワード、半ワードまたはバイト・アクセスであり得る。ARM/SDRAMコントローラ・インターフェースはまた、32バイトのバッファを有する。SDRAMバースト要求は最初にこのバッファを充填し、ARMはこのバッファからの読出しとそれへの書込みとを行う。

【0312】ARM外部メモリ・インターフェース

ARM130は、外部メモリ・インターフェース・モジュールを通して外部メモリに接続する。ARM130は、このインターフェースを通してコンパクトフラッシュ/スマートメディアに接続する。ARM130はまた、このインターフェースを通してオフチップのフラッシュメモリに接続する。DMAブロック(図1b)は、ARMをCF/スマートメディア転送に高める。

【0313】ARM/DSP BOOTシーケンス

DSP BOOTシーケンスは電源立上げの後かCOLD STARTの後に開始する。この状態で、DSP122は、ARM130からの初期化を待機するHOLD状態にある。ARMは、DSP状態レジスタをチェックして、DSPがHOLD状態にあることを確認する。ARMは、DSPブート符号データをFLASHからのDSP符号メモリにプログラムする。その符号は、必要とされる機能のために適当な符号(この場合には、BOOT符号)をARMが選択するのを可能とする論理オーバーレイにおいて整理される。ARMは、HPIブリッジ(HPIB)インターフェースを用いてDSP符号をローディングする。このインターフェースは、8ビット幅か16ビット幅でアクセスするようにプログラムできる。BOOTの目的のために、これは常に16ビット・アクセスである。符号がロードされた後に、ARMは、DSPに信号を送ってHOLDを開放することによって開始させる。その後、DSPは、DSP RESETペ

クトル領域にあるDSP 7F80hのアドレスからそのリセット・シーケンスを開始する。RESETシーケンスを完了すると、DSPは、ARMによってロードされたBOOTプログラムの開始であるDSP FF80hに分岐する。図23aは、ARM/DSPブート・シーケンスで用いられるデータパスと、後述されるデータ、要求およびコマンド交換とを示す。

【0314】捕獲モード

ARM130は、画像を捕獲するようにCCDコントローラ102をプログラムする。CCDコントローラは、10 画像データをSDRAMに自動的に転送し、その転送が完了したときにIRQ1を用いてARMを中断する。その後、ARMは、生映像データがクランチするのに利用可能であるということをDSPに通知する。生データの処理が完了したとき、DSPは、タスクが終了されたという信号をARMに送る。

【0315】プレビュー・モード

CCDは、30fpsの高フレーム速度用にプログラムされているが、垂直の解像度が低減されている。CCDおよびTG（タイミング生成器）の再構成は、生映像デ 20 ータをプレビュー・エンジン104に行かせる。DSPは、SDRAMにおいてデータを後処理し、FOCUS、EXPOSUREおよびWHITEBALANCE用のパラメータを用意する。ARMは、新しい調整パラメータが準備できるとともにこれらの補正がARMによって適用されるときに、DSPによって信号で知らされる。補正パラメータの転送は、前述したのと同じ通信中断アーキテクチャを用い、また、現在のフレーム速度であることが期待される。

【0316】バースト・モード

バースト・モード・タイミングは、アプリケーション・パラメータからの映像速度をクロックするARMに基づく。捕獲モードとプレビュー・モードとの間の交差と同様に、ARMは、圧縮エンジンを通してSDRAMに圧縮画像を記憶する捕獲のためにCCDをプログラムする。プレビュー・モードと同様に、ARMは、DSPから調整パラメータを受け取ってFOCUS、EXPOSUREおよびWHITEBALANCEの補正を行う。

【0317】アイドル・モード

ARMは、アイドル・モードを用いて、他のカメラ・モードに先行する間にDSPから補正パラメータを受け取る。電源ダウン状態になれば、10～15フレームのこの時間は、DSPからARMへの補正ループがFOCUS、EXPOSUREおよびWHITEBALANCEについて自動補正を行うことを可能とする。このアイドル・モードは、安定した補正を得るという目的でプレビュー・モードをシミュレーションする。

【0318】ARM/DSPコミュニケーション

ARM130とDSP122との間の通信は、HPIB 50

（ホスト・ポート・インターフェース・ブリッジ）を介する。HPIBは、DSP（C5409タイプのDSP）ポートとBUSE（BUSコントローラ）134とを物理的に接続する。ARMは、HPIBをプログラムするとともにDSPメモリ・マップに32kワード・ウインドウを開けることによって、DSPメモリにアクセスする。マップは、コマンド要求、アクリッジおよびデータグラム（datagram）のためにARMおよびDSPによって共有されるデータ構造を含む。HPIBは5つのサブブロックを含む。それらは、インターフェースと、タイミング生成器と、DSP制御レジスタと、中断保持セクションとである。インターフェース・セクションは、BUSE134からのデータを受信して記憶し、それをC5409におよびそこから転送する。このインターフェースは、C5409への8ビットまたは16ビット・データパスであり得、また、BUSEへの16ビットである。付加された特徴は、そのようにプログラムされるならば、上部バイトおよび下部バイトを交換する能力である。タイミング生成器は、信号HBILおよび信号HDSを作り、信号HRDYを検出する。HBILはC5409へのHPIBバイト識別信号である。HDSはC5409へのデータ・ストローブ信号であり、HRDYはC5409から読み出されたレディ信号である。中断保持セクションは、HINTレベルを検出し、INTCパルスをARMクロックと同期させる。モジュールはまた、C5409のHOLDポートを設定し、HOLDAを検出する。

【0319】8ビット・モードでは、ARMからのアドレス・データはC5409に到達しない。アドレスは、30 C5409内部メモリが選択されていさえすれば、用いられる。したがって、ARMは、32KワードDARAMにデータを送るか受け取るかする前にHPICレジスタにアドレスを設定しなければならない。8ビット・モードはまた、ARMとDSPとの間のハンドシェーキングのために用いられる。ARMは、HPICレジスタにおけるHINTビットを用いてC5409を中断する。16ビット・モードでは、HPIC/HPIC/HPIDは用いられない。ARMは、あたかもそれがHPIBモジュールに存在するかのように、C5409内部メモリにアクセスできる。このモードは、より速いパフォーマンスを行うが、HANDSHAKE信号はHPICレジスタに経路付けられているのでHANDSHAKE信号を支援しない。

【0320】図23bは、ARMがC5409DARAMに到達する信号および経路を示す。図23cは、ARM（HOST）とC5409プロセッサとの間の共有メモリ・マップを示す。ARMがメモリ領域「DSPメモリ」を選択するとき、BUSEは、cs_hpib信号をアクティブにする。ここで、ARMはDSP内部メモリ（32kワードDARAM+HPIC+HPIC+H

PID) にアクセスすることができる。ARMが、「DSPコントローラ」領域を選択するとき、BUSCはcs_dspc信号をアクティブにする。ここで、ARMは、C5409に關係するレジスタにアクセスしている。

【0321】多重処理デバギング環境

好ましい実施例は、ARM130とDSP122したがって多重処理を一体化し、それにより、デバギングおよび開発支援を必要とする。好ましい実施例は、図24に例示される付加的なエミュレーション論理を備えた一つのJTAGコネクタ170でこれを達成する。

【0322】入力/出力モジュール

入力/出力モジュールは、以下のようにDSC周辺機器に異なるインターフェースを提供する。TV符号器106は、LCDディスプレイおよびTV用のNTSC/PALおよびRGB出力を生成する。CCD/CMOSコントローラ102は、タイミング信号VD/HDを生成し、外部で生成されたHD/VD信号(MODESETレジスタの#0、SYNCENレジスタの#0)について同期し、プログレッシブ・スキャンおよびインターレースCCDを支援し、ブラック・クランピング制御信号、プログラム可能なcullingパターン(9CULH, CULVレジスタ)、1ライン/2ライン交代フィールド、(CCDモジュールによって生成される)MCLKを生成し、WEN(TG上のWRQ、アクティブハイ)は、SDRAMにデータを書き込むCCDコントローラを指示し、TGシリアル・ポート・インターフェースはGIOピンによって制御され、アイリス、機械シャッター、焦点およびズームはGIOピンによって制御される。

【0323】プログラマーの視野からのUSB142

は、3つの主要部分(FIFOコントローラ、UDCコントローラおよびUDCコア)からなる。USB構成: INTERFACED0 ALT0 ENDPOINT0: CONTROL; INTERFACE0 ALT0 ENDPOINT1: BULKIN; INTERFACE0 ALT0 ENDPOINT1: BULKOUT; INTERFACE1 ALT0 ENDPOINT2: ISOIN; INTERFACE2 ALT0 ENDPOINT3: INTERRUPT IN。バッファ構成: SUBモジュールは6つのFIFOを内部に有する。各FIFOは、方向およびバッファ・サイズを除いて、同じ構造である。USBモジュールは、すべての終点についてひとつだけの統一メモリを有する。バッファ・サイズは、すべてのバッファがメモリ内部に設けられている限り、プログラム可能である。

【0324】I/Oブロック140のUART部は、スタート/ストップ通信プロトコルを支援し、(偶数、奇数パリティまたはパリティなしで7または8ビットのお

よび1または2ストップ・ビットのデータ長を支援する)パリティ・エラーを検出し、送信機および受信機の双方用のFIFOの32バイトを有し、FIFOオーバーフロー用の中断を生成するかタイムアウトがデータ受信で検出される。ARM130はUARTモジュールを制御する。ARM130からアクセス可能な7つの16ビット幅レジスタがある。データ送信機/受信機レジスタ(FIFO)と、ビット速度レジスタと、モード・レジスタと、受信機用FIFO制御レジスタと、送信機用FIFO制御レジスタと、ライン制御レジスタと、状態レジスタとである。図25はブロック図である。

【0325】コンパクトフラッシュ/スマートメディア・インターフェース180は、画像またはユーザのデータをコンパクトフラッシュカードまたはスマートメディアに保存/記憶するのに用いられる。図26参照。インターフェースは、レジスタ設定およびデータ転送用の2種類の動作モードを支援する。すなわち、メモリ・マップド・モードとI/Oモードとである。コンパクトフラッシュカードがプラグに差し込まれつつあるかプラグから抜かれつつあるかする間、ARM130中断がカード検出のために生成される。スマートメディアおよびコンパクトフラッシュ制御インターフェースの双方用のピンは、オーバーラップされ、製品ニーズに依存してARM130によって切り替えることができる。図26を参照。特に、コンパクトフラッシュコントローラは、ARMメモリ空間にマップされたレジスタを有する。コンパクトフラッシュコントローラは、インターフェースピンに関連制御信号を生成する責務があり、420KB/秒で書き込み、2.0MB/秒で読み出す。SDRAMは少なくとも1つの映像を記憶するのに使用することができる。また、DOSマシンで行われるように大きなセクタ・カウントでコンパクトフラッシュへの書き込みを試みることは高速書き込みパフォーマンスを引き起こす。反対に、スマートメディアコントローラは5つのレジスタ設定を有する。すなわち、コマンドレジスタと、アドレス1レジスタと、アドレス2レジスタと、アドレス3レジスタと、データポートレジスタとである。これらの5つのレジスタはARMメモリ空間にマップされ、また、スマートメディアコントローラは異なるレジスタアクセス用の関連信号を自動的に生成する。

【0326】オーディオ入力/出力は、DSPバッファリングを備えたI/Oブロック140のシリアル・ポートを通る。赤外データ・アクセス(IrDA)は高速FIRコアとI/Oブロック140の一部とによって支援される。ブロック140はまた、AGC利得および電子シャッターを調整するためのCCD/CMOSイメージャ・モジュール制御、RTC制御、適切なシステム応答のためにARMに内部中断を生成できるバッテリー電源検出、焦点およびズーム用のカメラレンズモーター制御、ユーザキーパッド入力、LEDインディケータ、フ

ラッシュライト制御および電源管理制御のようなアイテムを支援できる汎用入力／出力を含む。

【0327】iMXプログラミング

DSP122は、iMX124を指示して、iMXコマンドを送ることによってタスクを行わせる。これらのコマンドは、理解するのが複雑で、内部ループに固定される多くのパラメータを含む。ダイヤルモデルが別々のコマンド構成およびコマンド転送経路をDSPプログラマーに提供し、その結果、コマンドがループ外に前もって構築され、一般データメモリがループ内で動くときにi 10 MXに転送される。通常用いられるiMXコマンドは、C符号に前もってパッケージされており、プログラミングを容易としている。

【0328】ARM/DSPタスク割り当て

ARM130は、ウインドウズCEのようなオペレーティングシステムを走らせ、(コンパクトフラッシュカード(CFC)へのような)低周波数、同期入力／出力を*

CCDセンサ

ピン総数：16

1. C_PCLK	(I)	画素クロック
2. C_VSYNC	(I/O)	垂直同期
3. C_HSYNC	(I/O)	水平同期
4. C_FIELD	(I/O)	フィールドインディケータ
5. C_WEN	(I)	CCDC書き込みイネーブル
6 : 17. C_DATA	(I)	画像データ12ビット

SDRAMインターフェース

ピン総数：58

1. SDR_CLK	(O)	マスタークロック
2. SDR_CKE	(O)	クロックイネーブル
3. SDR_WE	(O)	書き込みイネーブル
4. SDR_CAS	(O)	列アドレスストローブ
5. SDR_RAS	(O)	行アドレスストローブ
6. SDR_CS0	(O)	RAMの支援2pc
7. SDR_CS1	(O)	RAMの支援4pc
8 : 39. DQ[31:0]	(I/O)	データバス
40 : 54. SDR_A[14:0]	(O)	アドレスバス
55. SDR_DQMH	(O)	DQ[31:24]用のDQMH
56. SDR_DQML	(O)	DQ[23:16]用のDQMH
57. SDR_DQMLH	(O)	DQ[15:8]用のDQMH
58. SDR_DQMLL	(O)	DQ[7:0]用のDQMH

ARMバス

ピン総数：39

1 : 23. ARM_A[22:0]	(O)	アドレスバス
24 : 39. ARM_D[15:0]	(O)	データバス

オーディオインターフェース

ピン総数：6

1. DSP_BDX	(O)	シリアルポート送信
2. DSP_BCLKX	(I/O)	送信クロック
3. DSP_BFSX	(I/O)	フレーム同期パルス
4. DSP_BDR	(I)	シリアルデータ受信

*制御するとともに、やはり低速であるユーザ交流を制御し、また、すべての周辺モジュールは、プレビュー・エンジン、バーストモード圧縮、TV符号器、CCDコントローラ、USB、CF、IrDAなどを制御する。DSP122は、SPOXのようなオペレーティングシステムを走らせ、すべてのリアルタイム機能(オートフォーカス、オート露光、オートホワイトバランス)、リアルタイム入力／出力(オーディオIO、モデムIO)、リアルタイムアプリケーション(例えば、オーディオブレイヤー)、コンピュータを使用する高価な信号処理タスク(画像パイプライン、JPEG2000、画像の縫合)を制御する。

【0329】集積回路チップのピンの説明

好ましい実施例のピンは以下の通りである。

【0330】

【表11】

77

78

5. DSP_BCLKR

(I) 受信クロック

6. DSP_BFSR

(I) フレーム同期パルス受信

外部フラッシュインターフェース

ピン総数: 5

1. FLSH_WE

(O) 書込みイネーブル

2. FLSH_CE

(O) チップ選択

3. FLSH_OE

(O) 出力イネーブル

4. FLSH_SIZE

(I) 8ビット/16ビット選択

5. FLSH_BSY

(I) ビジー入力

USB (T. B. D)

ピン総数: 10

1. M48XO

(O) 48MHzクロック出力

2. M48XI

(I) 48MHzクロック入力

3. USB_DP

(I/O) 差分データ+

4. USB_DM

(I/O) 差分データ-

5. ATTACH

(I) 付着検出

UART

ピン総数: 5

1. RXD

(I) UART RX

2. TXD

(O) UART TX

3. ERXD

(I) 外部CPU用のUART Rx

4. ETXD

(O) 外部CPU用のUART TX

5. SIFDO

(O) シリアルI/Fデータ出力

IrDA

ピン総数: 2

1. IRXD

(I) IrDA RX

2. ITXD

(O) IrDA TX

コンパクトフラッシュ

ピン総数: 9

1. CFE1

(O) カードイネーブル#1

2. CFE2

(O) カードイネーブル#2

3. IOIS16

(O) I/O選択

4. STSCHG

(I/O) 状態変化

5. CFWAIT

(I) 待機信号入力

6. CFRST

(O) リセット

7. CFD1

(I) カード検出ピン#1

8. CFD2

(I) カード検出ピン#2

9. CFRDY

(I) レディ

TV/RGB DACアナログ出力

ピン総数: 27

1. IREF (R)

(I) R-ch電流基準制御

2. DAOUT (R)

(O) アナログ出力R-ch

3. GNDA

アナログGND

4. VCCA

アナログVCC

5. BIAS

(I) 位相補償cap. R-ch

6. VREF

(I) RGB共通基準電圧

7. IREF (G)

(I) G-ch電流基準制御

8. DAOUT (G)

(O) アナログ出力G-ch

9. GNDA

アナログGND

10. VCCA

アナログVCC

79

11. BIAS
12. IREF (B)
13. DAOUT (B)
14. GNDA
15. VCCA
16. BIAS
17. IREF (C)
18. DAOUT (C)
19. GNDA
20. VCCA
21. VREF
22. BIAS
23. DVCC
24. DGND
25. HSYNC
26. VCSYNC

(I) 位相補償cap. G-ch
(I) B-ch電流基準制御
(O) アナログ出力B-ch
アナログGND
アナログVCC
(I) 位相補償cap. B-ch
(I) コンポジット電流基準制御
(O) アナログ出力コンポジット
アナログGND
アナログVCC
(I) コンポジット基準電圧
(I) 位相補償cap. コンポジット
DAC用のデジタルVCC
DAC用のデジタルGND
(O) RGB出力用のH同期出力
(O) V同期/コンポジット同期 (レジスタによって選択)

80

GIO

ピン総数: 32 [31:0]

1:32:GIO

(I/O) 汎用I/O

その他

ピン総数: 15

1. RESET (I) リセットをパワー・オン
2. M27XI (I) 27MHz入力
3. M27XO (O) 27MHz出力
4. TCK (I) JTAGクロック
5. TDI (I) JTAGデータ入力
6. TDO (O) JTAGデータ出力
7. TMS (I) JTAGテストモード選択
8. TRST (I) JTAGテストリセット
9. EMU0 (I/O) エミュレータ割込み0ピン
10. EMU1 (I/O) エミュレータ割込み1ピン
11. TEST0 (I) テスト入力0
12. TEST1 (I) テスト入力1
13. SCAN (I) テスト入力
14. TESTSLO (I) テスト・モード選択0
15. TESTSL1 (I) テスト・モード選択1

合計ピン総数

CCDセンサ 17
SDRAM I/F 58
ARMバス 39
オーディオI/F 6
フラッシュメモリ I/F 5
USB 5
UART 5
IrDA 2
コンパクトフラッシュ I/F 9
4DAC 26
GIO 32
その他 15

【0331】オーディオプレイヤー

携帯デジタルオーディオプレイヤーは、最も人気のある消費者用の製品の1つであることが期待される。現在、MPEG-1レイヤー3オーディオ圧縮標準に基づいたMP-3プレイヤーは携帯オーディオ市場で急速に成長しているが、MPEG-2AACおよびDolby AC-3が、標準として定着しつつあると考えられる代替デジタルオーディオ符号化フォーマットである。このように、好ましい実施例のプログラム可能性は、デジタルオーディオプレイヤーの機能を含ませることを可能とする。オーディオは、フラッシュメモリやPCなどを介して入力することができ、また、復号されたものはシリアルポートで出力することができる。復号化プログラムは、フラッシュメモリやROMなどからロードすることができる。

【図面の簡単な説明】

【図1a】機能ブロック・フォーマットの好ましい実施例システムを示す。

【図1b】機能ブロック・フォーマットの好ましい実施例システムを示す。

【図2】データ・フローを例示する。

【図3a】データ・フローを例示する。

【図3b】データ・フローを例示する。

【図4】データ・フローを例示する。

【図5】データ・フローを例示する。

【図6】データ・フローを例示する。

【図7a】CFA配列を示す。

【図7b】CFA配列を示す。

【図8】ホワイトバランスのための機能図である。

【図9a】ガンマ補正を示す。

【図9b】ガンマ補正を示す。

【図9c】ガンマ補正を示す。

【図10a】CFA補間を例示する。

【図10b】CFA補間を例示する。

【図10c】CFA補間を例示する。

【図10d】CFA補間を例示する。

【図10e】CFA補間を例示する。

【図10f】CFA補間を例示する。

【図10g】CFA補間を例示する。

【図10h】CFA補間を例示する。

【図10i】CFA補間を例示する。

【図10j】CFA補間を例示する。

【図10k】CFA補間を例示する。

【図10l】CFA補間を例示する。

【図11a】カラー変換を示す。

【図11b】カラー変換を示す。

【図12a】メモリ・コントローラ・データ・フローを

219ピン

37ピン (14%)

256ピン

示す。

【図12b】メモリ・コントローラ・データ・フローを示す。

【図13a】バースト圧縮／圧縮解除エンジンの機能ブロック図である。

【図13b】バースト圧縮／圧縮解除エンジンの機能ブロック図である。

【図14】プレビュー・エンジンの機能ブロック図である。

【図15】オンスクリーン・ディスプレイ・ブロック図である。

【図16】オンスクリーン・ディスプレイ・ウィンドウである。

【図17】ハードウェア・カーソルを示す。

【図18a】DSPサブシステムを示す。

【図18b】DSPサブシステムを示す。

【図19】並列乗算－累算データパスを示す。

【図20】コプロセッサ・アーキテクチャを示す。

【図21】ルックアップ・テーブル・加速器を例示する。

【図22】可変長符号器のブロック図である。

【図23a】ブリッジを示す。

【図23b】ブリッジを示す。

【図23c】ブリッジを示す。

【図24】マルチプロセッサ・デバッグ支持を示す。

【図25】UART接続を例示する。

【図26】フラッシュカード／スマートカード・インターフェースのブロック図である。

【図27】カラーフィルタ・アレイ補間を例示する。

【図28】カラーフィルタ・アレイ補間を例示する。

【図29】カラーフィルタ・アレイ補間を例示する。

【図30】カラーフィルタ・アレイ補間を例示する。

【図31】カラーフィルタ・アレイ補間を例示する。

【図32】カラーフィルタ・アレイ補間を例示する。

【図33a】カラーフィルタ・アレイ補間を例示する。

【図33b】カラーフィルタ・アレイ補間を例示する。

【図34】カラーフィルタ・アレイ補間を例示する。

【図35a】カラーフィルタ・アレイ補間を例示する。

【図35b】カラーフィルタ・アレイ補間を例示する。

【図36a】カラーフィルタ・アレイ補間を例示する。

【図36b】カラーフィルタ・アレイ補間を例示する。

【図37a】カラーフィルタ・アレイ補間を例示する。

【図37b】カラーフィルタ・アレイ補間を例示する。

【図38】カラーフィルタ・アレイ補間を例示する。

【図39a】ホワイトバランスを示す。

【図39b】ホワイトバランスを示す。

【図40】ホワイトバランスを示す。

83


- 【図 4 1 a】画像サイズ調整を指示する。
 【図 4 1 b】画像サイズ調整を指示する。
 【図 4 2 a】画像のサイズ調整を指示する。
 【図 4 2 b】画像サイズ調整を指示する。
 【図 4 2 c】画像サイズ調整を指示する。
 【図 4 2 d】画像サイズ調整を指示する。
 【図 4 2 e】画像サイズ調整を指示する。
 【図 4 3】色調スケールングを例示する。
 【図 4 4】色調スケールングを例示する。
 【図 4 5】色調スケールングを例示する。

* 10

84

- * 【図 4 6 a】同期を示す。
 【図 4 6 b】同期を示す。
 【図 4 7】同期を示す。
 【図 4 8】同期を示す。
 【図 4 9】復号化バッファリングを示す。
 【図 5 0】復号化バッファリングを示す。
 【図 5 1 a】復号化バッファリングを示す。
 【図 5 1 b】復号化バッファリングを示す。
 【図 5 2】復号化バッファリングを示す。

【図 1 a】




【図 7 a】

R	G	R	G
G	B	G	B
R	G	R	G
G	B	G	B


【図 7 b】

Ye	Cy	Ye	Cy
G	Mg	G	Mg
Ye	Cy	Ye	Cy
G	Mg	G	Mg


【図 1 b】




【図2】



【図3a】




【図3b】




【図19】


【図41b】



【図9a】



【図9b】



【図10e】

水平補間の出力

g ₀₁	G ₀₂	g ₀₃
B ₀₁	b ₀₂	B ₀₃
r ₁₁	R ₁₂	r ₁₃
G ₁₁	g ₁₂	G ₁₃
g ₂₁	G ₂₂	g ₂₃
B ₂₁	b ₂₂	B ₂₃

垂直補間

r ₀₁	r ₀₂	r ₀₃
g ₀₁	G ₀₂	g ₀₃
B ₀₁	b ₀₂	B ₀₃
r ₁₁	R ₁₂	r ₁₃
G ₁₁	g ₁₂	G ₁₃
b ₁₁	b ₁₂	b ₁₃
r ₂₁	r ₂₂	r ₂₃
G ₂₁	G ₂₂	g ₂₃
B ₂₁	b ₂₂	B ₂₃


カラー調整
(通常モード)

r ₀₁	r ₀₂	r ₀₃	r ₀₁	R ₀₂	r ₀₃
g ₀₁	G ₀₂	g ₀₃	g ₀₁	G ₀₂	g ₀₃
B ₀₁	b ₀₂	B ₀₃	B ₀₁	b ₀₂	B ₀₃
r ₁₁	R ₁₂	r ₁₃	r ₁₁	R ₁₂	r ₁₃
G ₁₁	g ₁₂	G ₁₃	G ₁₁	g ₁₂	G ₁₃
b ₁₁	b ₁₂	b ₁₃	b ₁₁	b ₁₂	b ₁₃
r ₂₁	r ₂₂	r ₂₃	r ₂₁	R ₂₂	r ₂₃
G ₂₁	G ₂₂	g ₂₃	G ₂₁	G ₂₂	g ₂₃
B ₂₁	b ₂₂	B ₂₃	B ₂₁	b ₂₂	B ₂₃


$$b_{12} = \frac{b_{02} + b_{22}}{2}$$

$$b_{12} = \frac{b_{02} - G_{02} + b_{22} - G_{22}}{2} - 912$$


【図 4】




【図 5】




【図 6】




【図 10 f】




【図 10 i】




【図 10 g】




【図 9 c】




【図 10 a】




【図 10 b】




【図 13 b】




【図 16】



【図10c】




【図10j】




【図11b】

【図17】


【図10d】




【図12a】




出力強調信号




【図12b】




【図23a】




【図 10h】




【図 2 1】




【図 10 k】



【図 14】





【図 101】




【図 1 1 a】


【図 13 a】




【图 24】




【图 15】




【図18a】




【図18b】



【図20】




【図22】





【図23c】


【図23b】




【図25】



【図26】




【図27】




【図28】


【図29】




【図30】




【図31】




【図42a】




【図32】




【図42b】




【図33a】




【図33b】




【図34】




【図37a】




【図37b】




【図 35 a】




【図 35 b】




【図 36 a】




【図 36 b】




【図 4 3】




【図 4 4】




【図 4 2 e】




【図 4 9】




【図 38】




【図 39 a】




【図 50】




【図 39 b】




【図 40】




【図 41 a】




【図 46 a】




【図 42 c】




【図 4 2 d】




【図 4 5】




【図 4 6 b】




【図 4 8】




【図 4 7】




【図 5 1 a】



【図 5 1 b】



【図 52】



フロントページの続き

(51) Int. Cl. ⁷	識別記号	F I	テーマコード [*] (参考)	
H O 4 N	1/393	H O 4 N	1/393	5 C 0 6 5
	1/48		5/232	Z 5 C 0 7 6
	5/232		9/04	B 5 C 0 7 9
	5/91	101:00		
	7/24	9/79	G	
	9/04	5/91	J	
	9/79	1/46	A	
// H O 4 N	101:00	7/13	Z	

(31) 優先権主張番号 6 3 2 5 4 3
 (32) 優先日 平成12年8月4日(2000. 8. 4)
 (33) 優先権主張国 米国 (U S)
 (72) 発明者 アキラ オサモト
 茨城県稲敷郡東町幸田972-2
 (72) 発明者 小柴 修
 茨城県つくば市高野台3-11-2-402

(72) 発明者 山内 暁
 茨城県土浦市乙戸1022-17
 (72) 発明者 ミンファ ソウ
 アメリカ合衆国 テキサス、プラノ、オ
 ハイオ ドライブ 2523、ナンバー108
 (72) 発明者 クラウス イルグナー
 ドイツ連邦共和国 ミュンヘン、マルク
 アルトシュタイナー シュトラッセ 12

(72)発明者	ラジェンドラ タルリ	Fターム(参考)	5B057 BA02 CA01 CA08 CA12 CA16
	アメリカ合衆国 テキサス、プラノ、フ		CB01 CB08 CB12 CB16 CC01
	アンテン ヘッド ドライブ 2220		CD06 CE17 CE18 CH02 CH08
(72)発明者	ヤウンジュン ヨー		CH09 CH14
	アメリカ合衆国 テキサス、リチャードソ	5C022	AA13 AB00 AC69
	ン、ダブリュ、レンナー ロード 800、	5C053	FA08 GB36 KA01 KA21 KA24
	ナンバー1418		KA25 KA26
(72)発明者	ジー リアン	5C055	AA07 BA06 EA01 GA00 HA18
	アメリカ合衆国 テキサス、プラノ、フ		HA31 HA35 HA37
	ロステッド グリーン レーン 2505	5C059	KK50 LB11 ME05 ME17 PP15
(72)発明者	マンディ ツァイ		PP16 SS11 UA02 UA11 UA34
	台湾、台北、ファ リン ストリート		UA38
	72、4 エフ	5C065	AA03 BB02 GG13 GG15 GG18
(72)発明者	キヨシ ツノダ		GG29 GG31 GG32
	神奈川県横浜市港北区篠原台町36-33	5C076	AA21 AA26 BA05 BA06 BB04
(72)発明者	シンリ イナモリ	5C079	HB01 HB04 JA23 LA17 LA23
	神奈川県横浜市金沢区釜利谷東 2-18-22		LA28 LA37 LB02 MA02 MA11
	-404		NA03 NA09

【外国語明細書】

DIGITAL STILL CAMERA SYSTEM AND METHOD

CROSS REFERENCE TO RELATED APPLICATIONS

This application claims priority from provisional applications Serial Nos. 60/172,780, filed 12/20/99; 60/176,272, filed 1/14/00; 60/177,432, filed 1/21/00; 60/214,951, filed 06/29/00; and 60/215,000, filed 06/29/00. The following pending US patent applications disclose related subject matter and have a common assignee with the present application: Serial No. , filed

BACKGROUND OF THE INVENTION

This invention relates to integrated circuits, and more particularly, to integrated circuits and methods for use with digital cameras.

Recently, Digital Still Cameras (DSCs) have become a very popular consumer appliance appealing to a wide variety of users ranging from photo hobbyists, web developers, real estate agents, insurance adjusters, photo-journalists to everyday photography enthusiasts. Recent advances in large resolution CCD arrays coupled with the availability of low-power digital signal processors (DSPs) has led to the development of DSCs that come quite close to the resolution and quality offered by traditional film cameras. These DSCs offer several additional advantages compared to traditional film cameras in terms of data storage, manipulation, and transmission. The digital representation of captured images enables the user to easily incorporate the images into any type of electronic media and transmit them over any type of network. The ability to instantly view and selectively store captured images provides the flexibility to minimize film waste and instantly determine if the image needs to be captured again. With its digital representation the image can be corrected, altered, or modified after its capture. See for example, Venkataraman et al, "Next Generation Digital Camera Integration and Software Development Issues" in Digital Solid State Cameras: Design and Applications, 3302 Proc. SPIE (1998). Similarly, USP 5,528,293 and USP 5,412,425 disclose aspects of digital still

camera systems including storage of images on memory cards and power conservation for battery-powered cameras.

SUMMARY OF THE INVENTION

The invention provides a digital still camera architecture with features selected from programmable camera functions plus short audio-video clip capabilities, dual processors plus an image coprocessor, burst mode compression/decompression engine, programmable preview engine, and integration of all camera peripherals including IrDA, USB, NTSC/PAL encoder, DACs for RGB, UART, and compact flash card/smart media card interface.

This has advantages including flexibility, adaptability, and efficiency.

BRIEF DESCRIPTION OF THE DRAWINGS

Figures 1a-1b show a preferred embodiment system in functional block format.

Figures 2-6 illustrate data flows.

Figures 7a-7b show CFA arrangements.

Figure 8 is a functional diagram for white balance.

Figures 9a-9^Cb show gamma correction.

Figure 10 illustrates CFA interpolation.

Figures 11a-11b show color conversion.

Figures 12a-12b show a memory controller data flow.

Figure 13 is a functional block diagram of a burst compression/-decompression engine.

Figure 14 is a functional block diagram of a preview engine.

Figure 15 is an on screen display block diagram.

Figure 16 is an on screen display window.

Figure 17 shows a hardware cursor.

Figure 18 illustrates a DSP subsystem.

Figure 19 shows parallel multiply-accumulate datapath.

Figure 20 shows a coprocessor architecture.

Figure 21 illustrates a look-up table accelerator.

Figure 22 is a block diagram of a variable length coder.

Figure 23 shows a bridge.

Figure 24 shows multiprocessor debugging support.

Figure 25 illustrates UART connections.

Figure 26 is a block diagram of flash card/smart card interface.

Figures 27-38 illustrate color filter array interpolations.

Figures 39a-39b and 40 show white balancing.

Figures 41a-41b and 42a- 42e indicate image resizing.

Figures 43-45 illustrate tone-scaling.

Figures 46a-46b and 47-48 show synchronization.

Figures 49-52 show decoding buffering.

DESCRIPTION OF THE PREFERRED EMBODIMENTS

System overview

Figures 1a-1b show the various high-level functional blocks in a preferred embodiment digital still camera (DSC) and systems with Figure 1b providing more detail than Figure 1a. In particular, preferred embodiment integrated circuit 100 includes the following items: CCD Controller 102 interfaced with either CCD or CMOS imager 150; preview engine block 104 to convert the data from CCD controller 102 into a format suitable for display using NTSC encoder 106 or a digital LCD interface; burst mode compression-decompression engine 108 to compress the raw image data from CCD controller 102 using a lossless (or lossy, as selected by the user) compression and to write the compressed data to external SDRAM 160 via SDRAM controller 110. This data can then be decompressed by the decompression engine under DSP 122 control, processed, and displayed or stored back to SDRAM 160. DSP subsystem block 120 (DSP 122 and iMX 124 plus Variable Length Coder 126 and buffers 128) performs all the processing of the image data in the capture mode. The data is fetched from SDRAM 160 into image buffer 128 by DSP 122 through requests to SDRAM controller 110, and DSP 122 performs all the image processing and compression required in the capture mode. The Image Extension processor (iMX) 124 acts as a dedicated accelerator to DSP 122 to increase the performance of DSP 122 for the imaging applications.

RISC microprocessor subsystem (ARM 130 plus memory 132) supports the in-camera Operating Systems (OS). Various OSes and other real-time kernels such as VxWorks, Microitron, Nucleus, and PSOS may be supported on circuit 100.

SDRAM controller block 110 acts as the main interface between SDRAM 160 and all the function blocks such as the processors (ARM 130, DSP 122), CCD controller 102, TV encoder 106, preview engine 104, etc. SDRAM controller 110 may support up to 80 MHz SDRAM timing and also provide a low overhead for continuous data accesses. It also has the ability to prioritize the

access units to support the real-time data stream of CCD data in and TV display data out.

Camera shot-to-shot delay is the time it takes for DSC engine 100 to read the data from CCD 150, process it and write it to SDRAM 160. The processing includes the image pipeline stages and also JPEG compression.

In order to support real-time preview, DSC engine 100 will set CCD 150 in "fast readout" mode, process the data, convert the data to NTSC format, and display the data on a built-in LCD screen (not shown in Figure 1) or TV monitor as the case may be.

Auto focus, auto exposure and auto white balance (the 3A functions) are performed by DSP 122 while DSC 100 is in the preview mode of operation. DSP 122 reads the image data from SDRAM 160, performs the 3A functions in real-time. The algorithms for the 3A functions are programmable.

Both interlace and progressive CCD and CMOS imagers 150 interface directly to DSC engine 100 using the built-in CCD/CMOS controller 102.

In-camera operating systems such as Microitron will be supported efficiently on ARM processor 130 in DSC engine 100. DSC engine 100 also has the capability to support capturing of a rapid sequence of images in the "burst mode" of operation. Bursts at up to 10 frames/sec of 2 Megapixel images will be supported. The duration of the burst sequence is only limited by the size of SDRAM 160 of the DSC system. Also, MPEG compression may be used for short clips. And capabilities for playback of audio-video include circular buffering.

DSC circuit 100 also includes I/O block 140 with USB core 142 for programming and interrupt processing with ARM 130.

CCD module 150 includes a CCD imager to sense the images, driver electronics and a timing generator for the necessary signals to clock the CCD, correlated double sampling and automatic gain control electronics. This CCD data is then digitized and fed into the DSC Engine 100.

SDRAM 160 may be any convenient size and speed SDRAM.

DSC systems may be even more versatile with the ability to annotate images with text/speech. The preferred embodiment programmable DSP allows

easy inclusion of a modem and/or a TCP/IP interface for direct connection to the Internet. DSCs may run complex multi-tasking operating systems to schedule the various real-time tasks.

Thus the preferred embodiments provide platforms for programmable camera functions, dual processors (ARM and DSP) plus an image coprocessor, burst mode compression/decompression engine, programmable preview engine, and integration of all camera peripherals including IrDA, USB, NTSC/PAL encoder, DACs for RGB, UART, and compact flash card/smart media card interface. Further, the platforms can provide both camera functions and digital audio playback on the same integrated circuit.

The following sections provide more detail of the functions and modules.

DSC operating modes

The preferred embodiment systems have (1) Preview mode, (2) Capture mode, (3) Playback mode, and (4) Burst mode of operation as follows.

(1) Preview mode has data flow as illustrated in Figure 2. ARM 130 sets CCD 150 into high-frame-rate readout mode (reduced vertical resolution). ARM 130 enables preview engine 104 and sets the appropriate registers for the default parameters. The raw CCD data is streamed into preview engine 104 and, after preview engine processing, is streamed into SDRAM 160. ARM 130 enables TV encoder 106 to display the preview engine output. Preview engine 104 processing (hardware) includes gain control, white balance, CFA interpolation, down-sampling, gamma correction, and RGB to YUV conversion. ARM 130 commands DSP 122 to perform auto exposure and auto white balance whenever required. DSP 122 processing includes auto exposure, auto white balance, and auto focus. ARM 130 receives new parameters for preview engine 104 and loads the preview engine hardware with these parameters. The output is full resolution CCIR 601 NTSC/PAL and real-time updating of gain, white balance, and auto focus.

(2) Capture mode has data flow as illustrated in Figure 3a. ARM 130 sets CCD 150 in "fine" readout mode, full resolution. The CCD data is read directly

into SDRAM 160 through SDRAM controller 110. ARM 130 commands DSP 122 (plus IMX 124 and VLC engine 126) perform capture processing: black clamp, fault pixel correction, shading compensation, white balancing, gamma correction, CFA interpolation, color space conversion, edge enhancement, false color suppression, 4:2:0 down-sampling, and JPEG compression. The DSP stores compressed data in the SDRAM. ARM 130 writes the compressed data to compact flash/smart media 182.

The computation is scheduled as two threads: iMX on one thread, the other units on the other thread. Figure 3b shows timing and data flow with threads related to buffers A and B.

(3) Playback mode has data flow as illustrated in Figure 4. ARM 130 reads the compressed data from CFC/Smartmedia 182 into SDRAM 160 through the SDRAM controller 110 using DMA 162. ARM commands DSP 122 to do "playback". DSP processing (DSP 122 plus IMX 124 and VLC engine 126) includes JPEG decode (bitstream parsing, IDCT, VLD, and down-sampling for aspect ratio) and store uncompressed image data in SDRAM. ARM enables TV encoder 106 to display the image on TV/LCD display. Note that also audio plus video (e.g., MPEG compressed) clips may be played back.

(4) Burst capture mode has data flow as illustrated in Figure 5, and Figure 6 shows offline data processing. ARM 130 sets CCD 150 into fine resolution mode. ARM sets up the burst compression parameters, burst length, number of frames/second, compression ratio (lossy, lossless), etc. ARM enables burst compression engine 108 to write the raw CCD data to SDRAM 160. ARM signals DSP to process each of the stored raw CCD images in the burst. Burst mode decompression engine 108 decompresses each of the burst captured images. DSP processes each of the images as in normal capture and writes the JPEG bitstream to SDRAM 160.

Burst capture mode is achieved by repeated calls to the regular playback routine with a different JPEG bitstream each time by ARM 130.

The preferred embodiment also has MPEG1 capture mode and playback mode.

Image acquisition

A DSC usually has to perform multiple processing steps before a high quality image can be stored. The first step is the image acquisition. The intensity distribution reflected from the scene is mapped by an optical system onto the imager. The preferred embodiments use CCDs, but a shift to CMOS does not alter the image processing principles. To provide a color image the imager (CCD or CMOS) has each pixel masked by a color filter (such as a deposited dye on each CCD photosite). This raw imager data is normally referred as a Color-Filtered Array (CFA). The masking pattern of the array of pixels in the CCD as well as the filter color primaries vary between different manufactures. In DSC applications, the CFA pattern that is most commonly used is an RGB Bayer pattern that consists of 2x2 cell elements which are tiled across the entire CCD-array. Figure 7a depicts a subset of this Bayer pattern in the matrix block following the CCD camera. Note that half of the pixels are sensitive to green and that the red and blue are balanced to green. Figure 7b shows a subset of the alternative complementary color CFA pattern with yellow, cyan, green, and magenta pixels.

Image pipeline

CFA data needs to undergo a significant amount of image processing before the image can be finally presented in a usable format for compression or display. All these processing stages are collectively called the "image pipeline". The preferred embodiment DSC may perform multiple processing steps before a high quality image can be stored. Most of the image pipeline processing tasks are multiply-accumulate (MAC) intensive operations, making a DSP a preferred platform. The various image pipeline processing stages are described in the following sections.

A/D converters

The A/D converter digitizing the CCD imager data may have a resolution of 10 to 12 bits. This allows for a good dynamic range in representing the input image values. Of course, higher resolution implies higher quality images but

more computations and slower processing; and lower resolution implies the converse. The A/D converter may be part of the CCD module.

Black clamp

After A/D conversion the "black" pixels do not necessarily have a 0 value due to a CCD which may still record some current (charge accumulation) at these pixel locations. In order to optimize the dynamic range of the pixel values represented by the CCD imager, the pixels representing black should have a 0 value. The black clamp function adjusts for this by subtracting an offset from each pixel value. Note that there is only one color channel per pixel at this stage of the processing.

Fault pixel interpolation

CCD-arrays may have defective (missing) pixels, especially arrays with more than 500,000 elements. The missing pixel values are filled by simple interpolation. A high order interpolation may not be necessary because an interpolation is also performed in the CFA interpolation stage. Therefore, the main reason for this preliminary interpolation step is to make the image processing regular by eliminating missing data.

Typically, the locations of the missing pixels are obtained from the CCD manufacturer. The faulty pixel locations can also be computed by the DSC engine offline. For example, during camera initialization operation, an image with the lens cap closed is captured. The faulty pixels appear as "white spots" while the rest of the image is dark. The faulty pixel locations can then be identified with a simple threshold detector and stored in memory as a bitmap.

During the normal operation of the DSC the image values at the faulty pixel locations are filled by a simple bilinear interpolation technique.

Lens distortion compensation

Due to non-linearities introduced by imperfections in lenses, the brightness of the image decreases from the center of the image to the borders of the image. The effects of these lens distortions are compensated by adjustment of the brightness of each pixel as a function of its spatial location. The

parameters describing the lens distortions need to be measured with the final system, supported by information supplied by the lens manufacturer.

The lens adjustment can be accomplished by multiplying the pixel intensity with a constant, where the value of the constant varies with the pixel location. The adjustment needs to be done for both horizontal and vertical directions.

White balance

White balancing tries to transform the tristimulus values sensed under a certain light condition such that if displayed white appears again as white. In general the colors as captured by the camera do not appear on an output device as they were seen when capturing the scene. A couple of reasons account for that.

First, the sensitivity of the color filters over the spectral range are slightly different. If exposed with a perfect white light source (constant light spectrum) the tristimulus values sensed by the CCD are slightly different.

Second, the design of the entire CCD module and the optical system add to the imbalance of the tristimulus values.

Third, typical illuminants present while recording a scene are not constant. The illuminants have a certain "color", which is typically characterised as "color temperature" (or correlated color temperature). If an image captured under illuminant 1 is displayed under a different illuminant the color appearance changes. This causes a white area to turn a little bit red or a little bit blue.

Several different approaches for white balancing are known. Most of them multiply the red and blue channels with a factor such that the resulting tristimulus value for a white patch has identical values:

$$\begin{bmatrix} R' \\ G' \\ B' \end{bmatrix} = \begin{bmatrix} a1 & 0 & 0 \\ 0 & 1 & 0 \\ 0 & 0 & a2 \end{bmatrix} \begin{bmatrix} R \\ G \\ B \end{bmatrix}, \quad R' = G' = B' \text{ for a neutral (gray) patch}$$

However, as explained later, this approach does not provide correction for changes of the illuminant. Therefore, the white balancing implementation in preferred embodiment system corrects imbalances of the sensor module. The illumination correction is handled at a later stage in the color correction section.

Typical techniques to calculate the gain factors are

(1) equal energy

$$a1 = \sum_{(x,y)} g^2(x,y) / \sum_{(x,y)} r^2(x,y)$$

(2) gray world assumption

$$a1 = \sum_{(x,y)} g(x,y) / \sum_{(x,y)} r(x,y)$$

(3) maximum value in an image is white

$$a1 = \max_{(x,y)} g(x,y) / \max_{(x,y)} r(x,y)$$

All of them do not hold in every case. Therefore, by defining the white balancing mainly as a correction of imager module characteristics, the algorithms to obtain the correction values can be made almost scene independent.

The Figure 8 depicts the simplified realization of the preview engine, giving good results as long as the CCD sensor operates in the linear range. The white balance section below discusses a more sophisticated method.

Gamma correction

Display devices (TV monitors) used to display images and printers used to print images have a non-linear mapping between the image gray value and the actual displayed pixel intensities. Hence, in the preferred embodiment DSC Gamma correction stage compensates the CCD images to adjust them for eventual display/printing.

Gamma correction is a non-linear operation. The preferred embodiments implement the corrections as table look ups. The advantages of table look up are high speed and high flexibility. The look-up table data might even be provided by the camera manufacturer.

With 12-bit data, a full look-up table would have 4K entries, with each entry 8 to 12 bits. For a smaller look-up table, a piecewise linear approximation to the correction curves could be used. For example, the 6 most significant bits could address a 64-entry look-up table whose entries are pairs of values: a base value (8 to 12 bits) and a slope (6 bits). Then the product of the 6 least

significant bits and the slope is added to the base value to yield the final corrected value of 8 to 12 bits. Figure 9b illustrates a piecewise linear approximation curve, and Figure 9c the corresponding operations.

Note that LCD displays can be considered to be linear, making gamma compensation unnecessary. However, LCD display modules usually expect an NTSC input (which is already gamma compensated) and hence perform some "gamma uncorrection" (inverse gamma correction) to compensate for this expected gamma correction. So in the preferred embodiment DSCs using such LCD preview modules, still perform Gamma correction and then NTSC encode the signal before feeding it to the LCD module.

Gamma correction may be performed at the end of the all the stages of the image pipeline processing and just before going to the display. Alternatively, the image pipeline could perform the Gamma correction earlier in the pipeline: before the CFA interpolation stage.

CFA interpolation

Due to the use of a color-filtered array (CFA), the effective resolution of each of the color planes is reduced. At any given pixel location there is only one color pixel information (either of R, G, or B in the case of RGB color primaries). However, it is required to generate a full color resolution (R, G, and B) at each pixel in the DSC. To be able to do this, the missing pixel values (R and B at the G location, etc.) are reconstructed by interpolation from the values in a local neighborhood in the CFA interpolation. To take advantage of the DSP in this system a FIR-kernel is employed as interpolation filter. The length of the filter and the weights vary from one implementation to the other. Also the interband relationship has to be considered. Figure 10 describes the realization of the CFA interpolation in the hardwired preview engine module. It basically employs a 1D FIR kernel for horizontal followed by vertical interpolation.

The implementation in the DSP subsystem for high quality image processing is different in that it is fully programmable and able to utilize 2D filter kernels. Some background information and a proposal for an improved CFA interpolation technique is given in subsequent sections.

Color correction

Changes in the color appearance caused by differing illuminants between capture and playback/print cannot be corrected just by balancing the red, green and blue channels independently. To compensate for this, a tone (color) correction matrix maps the RGB pixel values to corrected RGB pixel values that take the illuminant into account.

The principle is as follows. Let I_1 denote an $N \times N$ diagonal matrix describing the recording illuminant, S the $N \times 3$ matrix denoting the spectral characteristics of the imager module with one column vector for each color, and R the $1 \times N$ column vector describing the reflectance of the scene. The measured tristimulus value X_1 at a pixel location is given by:

$$X_1^T = R^T * I_1 * S$$

Denoting

$$SS = S * S^T$$

we can transform the measured tristimulus value X_1 into X_2 , we would have been measured if the scene would have been illuminated by I_2 :

$$X_2^T = X_1^T * S^T * SS^{-1} * I_1^{-1} * I_2 * S$$

The 3×3 transform matrix $S^T * SS^{-1} * I_1^{-1} * I_2 * S$ can be calculated offline, assuming that the spectral response of the sensor can be measured. Thus it is sufficient to store a set of color correction matrices for different illuminants in the camera.

Since the subjective preferences of the color appearance changes among users, it is easily possible to include these into the color correction matrix or add a separate step to the image processing pipeline (e.g. "tone scale").

Color space conversion

After the CFA interpolation and color correction, the pixels are typically in the RGB color space. Since the compression algorithm (JPEG) is based on the YCbCr color space, a color space transformation must be carried out. Also the preferred embodiment DSC generates a NTSC signal output for display on the TV and also to feed into the LCD preview. Hence an RGB to YCbCr color space conversion needs to be carried out. This is a linear transformation and each Y, Cb, Cr value is a weighted sum of the R, G, B values at that pixel location. Figure 11a illustrates the color conversion as realized in the hardwired preview engine. The DSP (playback) implementation is similar in principle but allows a higher precision conversion:

$$\begin{bmatrix} Y \\ Cb \\ Cr \end{bmatrix} = \begin{bmatrix} \alpha1 & \alpha2 & \alpha3 \\ \alpha4 & \alpha5 & \alpha6 \\ \alpha7 & \alpha8 & \alpha9 \end{bmatrix} \begin{bmatrix} R \\ G \\ B \end{bmatrix}$$

Edge enhancement

After CFA interpolation the images appear a little "smooth" due to the low pass filtering effect of the interpolation filters. To sharpen the images it is sufficient to operate on the Y-component only. At each pixel location we compute the edge magnitude using an edge detector, which is typically a two-dimensional FIR filter. The preferred embodiment uses a 3x3 Laplace-Operator. The edge magnitude is thresholded and scaled and before being added to the original luminance (Y) image to enhance the sharpness of the image.

The edge enhancement is a high pass filter; this high pass filter also amplifies the noise. To avoid this amplified noise, a threshold mechanism is used to only enhance those portion of the image lying on an edge. The amplitude of the amplified edge may vary. The threshold operation is necessary to reduce amplification of noise. Therefore, only those pixels get enhanced which are an element of an edge. The enhancement signal added to the luminance channel can be represented graphically as in Figure 11b; the parameters t1, t2, and the slope s1 can be chosen as seen necessary to obtain the best quality.

False color suppression

Note that the edge enhancement is only performed in the Y image. At edges the interpolated images of the color channels may not be aligned well. This causes annoying rainbow-like artifacts at sharp edges. Therefore, by suppressing the color components Cb and Cr at edges in the Y-component, these artifacts can be reduced. Depending on the output of the edge detector, the color components Cb and Cr are multiplied by a factor less than 1 on a per pixel basis to suppress the false color artifacts.

Image compression

The image compression step compresses the image, typically by about 10:1 to 15:1. The preferred embodiment DSC uses JPEG compression. This is a DCT-based image compression technique that gives good performance.

Auto Exposure

Due to the varying scene brightness, to get a good overall image quality, it is necessary to control the exposure of the CCD to maximize the dynamic range of the digitized image. The main task of exposure control is to keep the sensor operating in the linear range by controlling the shutter speed, and if possible the aperture of the optical system. Since closing the iris and slowing down the shutter speed compensates each other, there exists a certain parameter range in which the exposure remains unchanged. It is obvious that this can be accomplished only to a certain extent as other constraints as capturing fast moving scenes may be desired by the user.

Besides trying to keep the sensor operating in the linear range it is desirable to maximize the dynamic range of the ADC and hence the digitized image. This is done by controlling the PGA in the AFE. The processing necessary to obtain the relevant control parameters is performed on the DSP.

Auto Focus

It is also possible to automatically adjust the lens focus in a DSC through image processing. Similar to Auto Exposure, these auto focus mechanisms operate also in a feed back loop. They perform image processing to detect the quality of lens focus and move the lens motor iteratively till the image comes

sharply into focus. Auto focus may rely on edge measurements from the edge enhancement previously described.

Playback

The preferred embodiment DSCs also provide the ability for the user to view the captured images on LCD screen on the camera or on an external TV monitor. Since the captured images are stored in SDRAM (or on compact flash memory) as JPEG bitstreams, playback mode software is also provided on the DSP. This playback mode software decodes the JPEG bitstream, scales the decoded image to the appropriate spatial resolution, and displays it on the LCD screen and/or the external TV monitor.

Down-sampling

In the preferred embodiment DSC system the image during the playback mode after decoding the JPEG data is at the resolution of the CCD sensor, e.g. 2 Megapixels (1600 x 1200). This image can even be larger depending on the resolution of the CCD sensor. However, for the display purposes, this decoded data has to be down-sampled to NTSC resolution (720 x 480) before it can be fed into the NTSC encoder. Hence, the DSC should implement a down-sampling filter at the tail end of the playback mode thereby requiring additional DSP computation.

The preferred embodiment solves this problem of additional DSP computations by a DCT-domain down-sampling scheme that is included as part of the JPEG decompression module. Note that the JPEG decompression essentially involves three stages: first an entropy decoding stage, followed by an inverse quantization stage, and finally an IDCT stage. In JPEG the IDCT is performed on a block of 8 x 8 pixels. The preferred embodiments down sample a 2 Megapixel image to NTSC resolution (a 4/8 down-sampling) in the IDCT domain by employing a 4 x 4 IDCT to the top left 4 x 4 DCT coefficients (out of a 8 x 8 DCT coefficient block) and hence effectively achieving both the IDCT and

the 4/8 down-sampling in one step. The sampling ratio can be varied between 1/8 (smallest image) to 8/8 (full resolution image).

A separable two-dimensional 4-point IDCT is applied to obtain a 4 x 4 block of image pixels from the top-left (low spatial frequency) 4 x 4 DCT coefficients. By this low-order IDCT we effectively combine anti-aliasing filtering and 8-to-4 decimation. The employed anti-aliasing filter corresponds to a simple operation of preserving only the 16 lowest frequency components in the DCT domain without scaling the preserved DCT coefficients. Though this simple filter is effective in reducing aliasing effect, the preferred embodiments may have a lowpass filter with better frequency response to further reduce aliasing. The use of other lowpass filters will lead to scaling of the preserved coefficients where the scaling factor is the location of each DCT coefficient.

Note that the DCT domain down-sampling technique does not increase the computational complexity. In fact, it reduces the computation since the JPEG decoding stages after entropy decoding does not need to deal with the whole 8 x 8 DCT coefficients except the top-left 4 x 4 coefficients. Use of other anti-aliasing filters also does not add any complexity since the coefficient scaling operation can be merged into the low-order IDCT operation. Also note that this DCT domain down-sampling idea technique can offer $n/8$ down-sampling ratios, $n = 1, \dots, 7$, for other CCD sensor resolutions.

Up-Sampling

Displaying cropped images for zooming of images also uses an up-sampling scheme. The inverse approach to the down-sampling provides an elegant tool. In the first case the 8x8 DCT coefficients are (virtually) vertically and horizontally extended with zeroes to form a block of NxM coefficients ($N, M > 8$). On this block an IDCT of size NxM is executed yielding NxM samples in the spatial domain.

Currently, most image pipeline operations are non-standardized. Having a programmable DSC engine offers the ability to upgrade the software to conform to new standards or improve image pipeline quality. Unused performance can be

dedicated to other tasks, such as human interface, voice annotation, audio recording/compression, modem, wireless communication, etc.

Figure 27 shows a preprocessing functional block diagram including CFA interpolation, white balance, color correction, tone scaling, gamma correction, conversion of RGB to YCrCb, edge enhancement, edge detection, color boost, and false color suppression in preparation of JPEG compression. The following sections describe preferred embodiments relating to CFA interpolations.

CFA interpolation with reduced aliasing

A preferred embodiment CFA interpolation for a Bayer pattern (Figure 7a) uses the high-frequency from the green channel to modify the red and blue channel interpolations to reduce the aliasing components at edges within the image by utilizing the signal of the other color channels. By this means artifacts are reduced, sharpness improved, and additional post-processing avoided. Indeed, proceed as follows.

- (1) apply interpolation to green channel (any interpolation method); this yields the green plane.
- (2) detect edges in the green channel (by gradient or other method).
- (3) compute high-pass component of the green channel (filter with any high-pass filter).
- (4) apply interpolation to the red channel (any interpolation method); this yields the red plane.
- (5) add high-pass component of (3) (with a weighting factor) to red channel.
- (6) apply interpolation to the blue channel (any interpolation method); this yields the blue plane.
- (7) add high-pass component of (3) (with a weighting factor) to the blue channel.

So the final image consists of three color planes: the green plane from step (1), the red plane from step (5), and the blue plane from step (7). That is, for a pixel in the final image the green intensity is taken to be the value of the corresponding pixel of the green plane from step (3), the red intensity is taken to

be the value of the corresponding pixel of the modified red plane from step (5), and the blue intensity is taken to be the value of the corresponding pixel of the modified blue plane from step (7)

Theoretical analysis of the foregoing: Each CCD pixel averages the incident optical signal over the spatial extent of the pixel; thus the CCD effectively provides a low-pass filtering of the incident optical signal with a cutoff frequency the reciprocal of the pixel size. Further, the subsampling of the pixel array by the color filters on the pixels leads to aliasing in each color plane. Indeed, for red and blue the subsampling is by a factor of 2 in each direction; so the frequency spectrum folds at half the maximum frequency in each direction. Thus the red and blue baseband spectra areas are each one-quarter of the original array spectrum area (reflecting that the red and blue samplings are each one-quarter of the original array). For green the subsampling is only half as bad in that the spectrum folding is in the diagonal directions and at a distance $\sqrt{2}$ as large as for the red and blue. The green baseband spectrum is one-half the area of the original array spectrum.

Color fringing at edges is an aliasing problem. In addition, dissimilar baseband spectra lead to color fringing as well, even if no aliasing is present. Indeed, aliasing is not necessarily visible in a single color band image, but the effect becomes obvious upon combination of the three color components into one color image. The shift of the sampling grids between red, green, and blue causes a phase shift of the aliasing signal components. A one-dimensional example clarifies this: presume a one-dimensional discrete signal $f(n)$ and two subsamplings, each by a factor of 2 but one of even-numbered samples and one of odd-numbered samples (so there is a shift of the sampling grids by one sample):

$$f_{\text{even}}(2m) = f(2m)$$

$$f_{\text{even}}(2m+1) = 0$$

$$f_{\text{odd}}(2m) = 0$$

$$f_{\text{odd}}(2m+1) = f(2m+1)$$

Of course, $f(n) = f_{\text{even}}(n) + f_{\text{odd}}(n)$. Let $F(z)$ be the z-transform of $f(n)$, $F_{\text{even}}(z)$ the z-transform of $f_{\text{even}}(n)$, and $F_{\text{odd}}(z)$ the z-transform of $f_{\text{odd}}(n)$. Then noting that $F_{\text{even}}(z)$ is an even function of z (only even powers of z) and $F_{\text{odd}}(z)$ an odd function of z (only odd powers of z):

$$\begin{aligned} F_{\text{even}}(z) &= \{F(z) + F(-z)\}/2 \\ F_{\text{odd}}(z) &= \{F(z) - F(-z)\}/2 \end{aligned}$$

The $F(-z)$ corresponds to the aliasing and appears with opposite signs; that is, a phase shift of π .

The color fringing can be reduced by a phase shift of π of the aliased components. However, this is very difficult to achieve, because the only available signal is the sum of the original signal with the aliasing signal. Therefore, the preferred embodiments have another approach.

As long as two (or more) subsampled signals (i.e., red, green, and blue) have identical characteristics (such as for a gray scale image), a perfect reconstruction of the original image can be achieved by just adding the subsampled signals. However, in CFA interpolation generally the subsampled signals stem from different color bands. Aliasing errors become visible especially at edges where the interpolated signals of the different color bands are misaligned. Therefore, the preferred embodiments counter color fringing at edges by reducing the aliasing components only at edges through utilization of other ones of the subsampled signals. This reduces artifacts, improves sharpness, and avoids additional postprocessing.

In particular, for Bayer pattern CFA the green channel has a higher cutoff frequency than that of the red and blue channels; thus the green channel has less significant aliasing. The aliasing signal to be compensated is a high-pass signal, which is now estimated as the high-pass component of the green channel; and this is added (rather than subtracted due to the phase shift due to the offset

of the red and blue subsampling grids relative to the green subsampling grid) to the red and blue channels. The high-pass green component could be multiplied by a scale factor prior to addition to the red and blue subsamplings. The signals are added while interpolating red, blue or afterwards.

CFA interpolation with inter-hue adaptation

Alternative CFA interpolation preferred embodiments first interpolate Bayer pattern greens using a 5x5 FIR filter, and then use the interpolated green to interpolate red and blue each with two steps: first interpolate diagonally to form a pattern analogous to the original green pattern (this interpolation uses a normalization by the green to estimate high frequencies), and then apply a four-nearest neighbor interpolation (again using green normalization to estimate high frequencies) to complete the red or blue plane.

More explicitly, denote the CFA value for pixel location (y,x) , where y is the row number and x the column number of the array, as follows: red values $R(y,x)$ at pixel locations (y,x) where y and x are both even integers, blue values $B(y,x)$ where y and x are both odd integers, and green values $g(y,x)$ elsewhere, that is, where $y+x$ is an odd integer.

First, let $G^\wedge(y,x)$ denote the green value at pixel location (y,x) resulting from the green plane interpolation; this is defined for all pixel locations (y,x) . This interpolation can be done by various methods, including the edge preservation interpolation of the following section. Note that many interpolations do not change the original green values; that is, $G^\wedge(y,x) = G(y,x)$ may be true for (y,x) where G was originally defined (i.e., $y+x$ is an odd integer).

Next, define the red and blue interpolations each in two steps as illustrated in Figure 28 which is labeled for blue and uses arrows to show interpolation contributions.

First red step: $R(y,x)$ is already defined for pixel locations (y,x) with $y=2m$, and $x=2n$ with m and n integers; so first for $y=2m+1$ and $x=2n+1$, define $R^\wedge(y,x)$:

$$R^\wedge(y,x) = G^\wedge(y,x) \{ R(y-1,x-1)/G^\wedge(y-1,x-1) + R(y-1,x+1)/G^\wedge(y-1,x+1) + R(y+1,x-1)/G^\wedge(y+1,x-1) + R(y+1,x+1)/G^\wedge(y+1,x+1) \} / 4$$

This interpolates the red plane to the pixels where $B(y,x)$ was defined. (Figure 28 illustrates the analogous interpolation for blue.) Note that this interpolation essentially averages the red values at the four corners of the 3×3 square about (y,x) with the values normalized at each location by the corresponding green values. If any of the green values are below a threshold, then omit the normalization and just average the red values.

Perform the first blue step in parallel with the first red step because the same green values are being used.

First blue step: $B(y,x)$ is already defined for pixel locations (y,x) with $y=2m+1$, and $x=2n+1$ with m and n integers, so first for $y=2m$ and $x=2n$, define $B^{\wedge}(y,x)$:

$$B^{\wedge}(y,x) = G^{\wedge}(y,x) \{ B(y-1,x-1)/G^{\wedge}(y-1,x-1) + B(y-1,x+1)/G^{\wedge}(y-1,x+1) + \\ B(y+1,x-1)/G^{\wedge}(y+1,x-1) + B(y+1,x+1)/G^{\wedge}(y+1,x+1) \} / 4$$

This interpolates the blue plane to the pixels where $R(y,x)$ was defined as illustrated in the lefthand portion of Figure 28. Again, this interpolation essentially averages the blue values at the four corners of the 3×3 square about (y,x) with the values normalized at each location by the corresponding green values.

Second red step: define $R^{\wedge}(y,x)$ where $y+x$ is an odd integer (either $y=2m$ and $x=2n+1$ or $y=2m+1$ and $x=2n$)

$$R^{\wedge}(y,x) = G^{\wedge}(y,x) [R^{\wedge}(y-1,x)/G^{\wedge}(y-1,x) + R^{\wedge}(y,x+1)/G^{\wedge}(y,x+1) + \\ R^{\wedge}(y+1,x)/G^{\wedge}(y+1,x) + R^{\wedge}(y,x+1)/G^{\wedge}(y,x+1)] / 4$$

This second step interpolates the red plane portion defined by the first step to the pixels where $G(y,x)$ is defined. Again, this interpolation essentially averages the red values at four neighboring pixels of (y,x) with the values normalized at each location by the corresponding green values.

Second blue step: define for $y+x$ an odd integer (either $y=2m$ and $x=2n+1$ or $y=2m+1$ and $x=2n$)

$$B^{\wedge}(y,x) = G^{\wedge}(y,x) \{ B^{\wedge}(y-1,x)/G^{\wedge}(y-1,x) + B^{\wedge}(y,x+1)/G^{\wedge}(y,x+1) + \\ B^{\wedge}(y+1,x)/G^{\wedge}(y+1,x) + B^{\wedge}(y,x+1)/G^{\wedge}(y,x+1) \} / 4$$

This second step interpolates the blue plane portion defined by the first step to the pixels where $G(y,x)$ is defined. Again, this interpolation essentially averages

the blue values at four neighboring pixels of (y,x) with the values normalized at each location by the corresponding green values.

The final color image is defined by the three interpolated color planes: $G^{\wedge}(y,x)$, $R^{\wedge}(y,x)$, and $B^{\wedge}(y,x)$. The particular interpolation used for $G^{\wedge}(y,x)$ will be reflected in the normalizations for the two-step interpolations used for $R^{\wedge}(y,x)$ and $B^{\wedge}(y,x)$.

CFA interpolation with edge preservation

Alternative CFA interpolation preferred embodiments interpolate Bayer pattern greens by a (small) FIR filter plus preserve edges by a comparison of an interpolated pixel green value with the nearest-neighbor pixel green values and a replacement of the interpolated value with a neighbor value if the interpolated value is out of range. Figure 29 illustrates the green interpolation. After this green interpolation, interpolate the red and blue planes.

In particular, first at each pixel (y,x) apply the following 5x5 FIR filter to $G(y,x)$ defined on the pixels (y,x) where $x+y$ is odd to yield $G1(y,x)$ defined for all (y,x) :

$$\frac{1}{200} \begin{vmatrix} 0 & -11 & 0 & -11 & 0 \\ -11 & 0 & 72 & 0 & -11 \\ 0 & 72 & 200 & 72 & 0 \\ -11 & 0 & 72 & 0 & -11 \\ 0 & -11 & 0 & -11 & 0 \end{vmatrix}$$

The 200 center entry just implies for (y,x) where $G(y,x)$ is defined in the CFA, $G1(y,x) = G(y,x)$. Note that green values are in the range of 0-255, and negative values are truncated to 0. Of course, other FIR filters could be used, but this one is simple and effective.

Next, for the (y,x) where $G1(y,x)$ is interpolated, consider the four nearest neighbors' values $G(y\pm 1,x)$, $G(y,x\pm 1)$ and discard the largest and smallest values. Let A and B be the remaining two nearest-neighbor values with B greater than or

equal to A. Then define the final interpolated green value $G^*(y,x)$ as follows:

$$G^*(y,x) = \begin{cases} A & \text{if } G1(y,x) < A \\ G1(y,x) & \text{if } A \leq G1(y,x) \leq B \\ B & \text{if } B < G1(y,x) \end{cases}$$

This clamps the interpolated value to midrange of the neighboring pixel values and prevents a single beyond-the-edge nearest-neighbor pixel from diluting the interpolated pixel value. Figure 29 shows the overall green interpolation.

Complete the image by red and blue interpolations. The red and blue interpolations may each be a single step interpolation, or each be a two-step interpolation as described in the foregoing section which uses the edge-preserved green values, or each be some other type of interpolation.

CFA interpolation plus noise filtering

Preferred embodiments save on line memory required for CFA interpolation followed by lowpass filtering to limit noise with an integrated approach. In particular, CFA interpolation typically contains a horizontal interpolation block and a vertical interpolation block with line memories in between as illustrated in Figure 30. The horizontal interpolation block has an input of a row of CFA signals, two toggle switches, two zero insertion subblocks, two three-tap FIR filters (coefficients 0.5, 1.0, 0.5), and two outputs: one output for each color. Each of the FIR filters just reproduces the input color values and puts the average of successive input color values in place of the inserted zeros. The zero-insertion and toggle timing of two subblocks alternate with each other. The block diagram of the horizontal interpolation block is shown in Figure 31 with a row of raw data R/G/R/G/R ...; in this block row-interpolated Red and Green signals are output. In case the row of raw data input is B/G/B/G/B... interpolated Blue and Green signals are output.

A line (row) memory delays the data by one CFA line (row) period in order to interpolate the data in the vertical interpolation block. Figure 32 shows the four line memories and the input/output data of the memories. In the case of an input row of R/G/R/G/... raw data with m indicating the (even) row number and n the column number which increments as the row data enters, the input and output data are:

Input_A = R(m,n)

Output_A1 = Input_A = R(m,n)

Output_A2 = G(m-1,n) which was the interpolated green from the previous row of raw data, a G/B/G/B... row

Output_A3 = R(m-2,n) which was the interpolated red from the second previous row of raw data, a R/G/R/G/... row

Input_B = G(m,n)

Output_B1 = Input_B = G(m,n)

Output_B2 = B(m-1,n) which was the interpolated blue from the previous row of raw data, a G/B/G/B/... row

Output_B3 = G(m-2,n) which was the interpolated green from the second previous row of raw data, a R/G/R/G/... row

This provides the two rows of red, R(m,n) and R(m-2,n), for vertical interpolation to create the m-1 row of red and also provides the green rows G(m,n), G(m-1,n), and G(m-2,n) which do not need vertical interpolation.

The next input row (row m+1) of G/B/G/B/... raw data leads to the following input and output data:

Input_A = G(m+1,n)

Output_A1 = Input_A = G(m+1,n)

Output_A2 = R(m,n) which was the interpolated red from the previous row of raw data, a R/G/R/G/.. row

Output_A3 = G(m-1,n) which was the interpolated green from the second previous row of raw data, a G/B/G/B/... row

Input_B = B(m+1,n)

Output_B1 = Input_B = B(m+1,n)

Output_B2 = G(m,n) which was the interpolated green from the previous row of raw data, a R/G/R/G/... row

Output_B3 = B(m-1,n) which was the interpolated blue from the second previous row of raw data, a G/B/G/B/... row

This provides the two rows of blue, B(m+1,n) and B(m-1,n), for vertical interpolation to define the m row blue and also provides the green rows G(m+1,n),

$G(m,n)$, and $G(m-1,n)$ which do not need vertical interpolation.

Figure 33 shows the combinations for vertical interpolations. In particular, for row m output (row $m+1$ input) the combinations are (Figure 33b):

green is $G(m,n)$

red is $R(m,n)$

blue is $(B(m-1,n) + B(m+1,n))/2$

And for row $m-1$ output (row m input) the combinations are (Figure 33a):

green is $G(m-1,n)$

red is $(R(m,n) + R(m-2,n))/2$

blue is $B(m-1,n)$

As Figure 33 illustrates, a vertical low-pass noise filter can be applied directly to the three green outputs ($G(m-2,n)$, $G(m-1,n)$, and $G(m,n)$ for row m input and $G(m-1,n)$, $G(m,n)$, and $G(m+1,n)$ for row $m+1$ input), but red and blue cannot be vertically filtered because the four line memories of Figure 32 do not output enough lines (rows). Rather, eight line memories are needed as illustrated in Figure 34.

Figures 35a-35b illustrate the preferred embodiment combination vertical interpolation and low-pass noise filtering including green vertical noise reduction filter block A, green-noise block B, blue/red green-noise difference block C, and red/blue green-noise sum block D. The six inputs for the preferred embodiments of Figures 35a-35b are the outputs of the horizontal interpolations and four line memories of Figures 30-32 and thus the same as the inputs to the known vertical interpolation filter of Figure 34.

For an implementation of this interpolation plus noise filtering on a programmable processor the eight line memories in Figure 34 would take up twice as much processor memory space as the four line memories of Figures 30-32, and this can be significant memory space. For a large CFA such as a 2 megapixel (1920 by 1080 pixels) CCD, a line memory would be 1-2 kbytes, so the difference would be 4-8 kbytes of processor memory.

In more detail, Figure 35a illustrates the noise reduction and vertical interpolation for the case of input row m with m an even integer (raw CFA data

R/G/R/G/...) into the horizontal interpolator plus four line memories of Figure 32: the six (horizontally interpolated) inputs at the lefthand edge of Figure 35a are $R(m,n)$, $G(m-1,n)$, $R(m-2,n)$, $G(m,n)$, $B(m-1,n)$, and $G(m-2,n)$ (i.e., the outputs in Figure 32); and the output will be noise-reduced colors for row $m-1$: $R''(m-1,n)$, $G''(m-1,n)$, and $B''(m-1,n)$. First, the vertical interpolation (lefthand portion of Figure 35a) averages $R(m,n)$ and $R(m-2,n)$ to create $R(m-1,n)$; $G(m-1,n)$ and $B(m-1,n)$ already exist as inputs.

Then the noise reduction filter (block A in the righthand portion of Figure 35a) creates and outputs the vertically low-pass filtered green $G''(m-1,n)$ as:

$$G''(m-1,n) = [G(m,n) + 2*G(m-1,n) + G(m-2,n)]/4$$

Next, block B creates Δ_G as the difference between G and G'' ; that is, Δ_G is the vertical high-frequency part of G :

$$\Delta_G(m-1,n) = G(m-1,n) - G''(m-1,n)$$

Because G is sampled twice as frequently as B and R in the Bayer CFA, direct high-frequency estimation of G will likely be better than that of B and R , and thus the preferred embodiment uses Δ_G to subtract for noise reduction. Note that the difference between the vertical average $[G(m+1,n) - G(m-1,n)]/2$ and $G''(m,n)$ equals $-\Delta_G(m,n)$, so for R and B which are to be vertically interpolated (averaged) plus low-pass filtered, the high-frequency estimate provided by G which is to be subtracted from R and B will have opposite sign.

Thus block C subtracts Δ_G from B to create B'' for row $m-1$ because B is not vertically interpolated for $m-1$:

$$B''(m-1,n) = B(m-1,n) - \Delta_G(m-1,n)$$

Essentially, the vertical high-frequency part of G is used as an estimate for the vertical high-frequency part of B , and no direct vertical low-pass filtering of B is applied.

Then block D adds Δ_G to R to create R'' for row $m-1$ because R was vertically interpolated:

$$R''(m-1,n) = R(m-1,n) + \Delta_G(m-1,n)$$

Again, the vertical high-frequency part of G is used in lieu of the high-frequency part of R , and because an vertical averaging creates $R(m-1,n)$, the opposite sign

of Δ_G is used to subtract the high-frequency estimate.

Thus the noise-reduced filtered three color output row $m-1$ are the foregoing $G''(m-1,n)$, $R''(m-1,n)$, and $B''(m-1,n)$.

Similarly, for output row m from input row $m+1$ (again with m an even integer) and raw CFA data $G/B/G/B/\dots$ the six (horizontally interpolated) inputs are $G(m+1,n)$, $R(m,n)$, $G(m-1,n)$, $B(m+1,n)$, $G(m,n)$, and $B(m-1,n)$, and the output will be noise-reduced colors for row m : $R''(m,n)$, $G''(m,n)$, and $B''(m,n)$. The vertical interpolation (lefthand portion of Figure 35b) averages $B(m+1,n)$ and $B(m-1,n)$ to create $B(m,n)$; $G(m,n)$ and $R(m,n)$ already exist as inputs. Then the noise reduction filter (righthand portion of Figure 35b) block A again creates vertically low-pass filtered green $G''(m,n)$ as:

$$G''(m,n) = \{G(m+1,n) + 2 \cdot G(m,n) + G(m-1,n)\} / 4$$

Next, block B again creates the vertical high-frequency portion of G , called Δ_G , as the difference between G and G'' :

$$\Delta_G(m,n) = G(m,n) - G''(m,n)$$

Then block C again subtracts Δ_G but from R (rather than B as for row $m-1$ outputs) to create R'' :

$$R''(m,n) = R(m,n) - \Delta_G(m,n)$$

Thus the high-frequency part of G is again used as an estimate for the noisy part of R , and no direct noise filtering of R is applied, but for row m the Δ_G is subtracted rather than added as for row $m-1$. Indeed, for R even rows have Δ_G subtracted and odd rows have Δ_G added because the odd rows have R defined as a vertical average.

Lastly, block D adds Δ_G to B to create B'' :

$$B''(m,n) = B(m,n) + \Delta_G(m,n)$$

Thus as with R , the Δ_G vertical high-frequency estimate is row-by-row alternately added to and subtracted from B instead of a direct vertical low-pass filtering of B . Note that for a given row the Δ_G terms for R and B have opposite signs because one of R and B will be an average of preceding and succeeding rows.

In short, the preferred embodiments are able to emulate the CFA

horizontal interpolation, vertical interpolation, and low-pass filtering with only four line memories by using a high-frequency estimate based on G.

Figures 36a-36b and 37a-37b illustrate an alternative embodiment in which the vertical low-pass filtering of G differs from the 1/4, 1/2, 1/4 weighting of the preferred embodiments of Figures 35a-35b.

CFA interpolation for complementary color CCD

Preferred embodiment CFA interpolations for a complementary color pattern CFA (illustrated in Figure 7b) combine a simple interpolation followed by an image quality enhancement by detection and adjustment for color imbalance. In particular, presume initial interpolation as defined at each pixel all four complementary color values, and denote the color values as Ye (yellow), Cy (cyan), Mg (magenta), and G (green).

First, at each pixel compute an imbalance factor μ :

$$\mu = Ye + Cy - 2 * G - Mg$$

This imbalance factor represents the difference between ideal and actual pixel color values. Indeed, the definitions of the complementary color values in terms of red value (R), green value (G), and blue value (B) are $Ye = R + G$, $Cy = G + B$, and $Mg = B + G$. Hence, the following relation always holds for a pixel's color values:

$$Ye + Cy = 2 * G + Mg$$

Thus the imbalance factor μ ideally vanishes. When an edge is near a pixel, imbalance can arise due to the spatial difference of each of the four color samples in the CFA. The preferred embodiments detect the imbalance and adjust by modifying each color value:

$$Ye' = Ye - \mu/4$$

$$Cy' = Cy - \mu/4$$

$$Mg' = Mg + \mu/4$$

$$G' = G + \mu/8$$

Then these modified complementary colors are used to form the final image.

Figure 38 illustrates the overall flow for the enhancement using the imbalance factor. Of course, scale factors other than -1/4, -1/4, 1/4, and 1/8

could be applied to the imbalance factor provided that $Y_e' + C_y' = 2 \cdot G' + M_g'$.

White balance

The term "white balancing" is typically used to describe algorithms, which correct the white point of the camera with respect to the light source under which the camera currently operates. Since the estimation of the true light spectrum is very difficult, the aim of most approaches is to correct the output of the red and blue channel (assuming CCDs based on the RGB color filters), such that for a gray object the pixel intensities for all color channels are almost identical. The most common technique basically calculates the average energy or simply the mean for each channel. The calculation of averages may be carried out in N local windows W_j , $j = 1, 2, \dots, N$, as for red:

$$R_j = \sum_{k \in W_j} r(k)$$

with $r(k)$ denoting the digital signal for the red channel. Similar averages B_j and G_j are calculated for the blue and green color channels. The imbalance between the channels, given by the green-to-red and green-to-blue ratios

$$WBR = \sum_j G_j / \sum_j R_j$$

$$WBB = \sum_j G_j / \sum_j B_j$$

are used as correction multiplier for the red and blue channels, respectively

$$r'(k) = WBR \cdot r(k)$$

$$b'(k) = WBB \cdot b(k)$$

There exist many different flavors of this approach, which all calculate intensity-independent multiplication factors WBR and WBB .

This approach works only if several assumptions are valid. First, it is assumed that the sensor responses are well aligned over the input intensity range; in other words, the green response curve equals the red (blue) response curve multiplied by a factor. Looking at sensor (CCD) characteristics indicates that this assumption does not hold. For high light intensities, the sensor saturates; while at very low light intensities, the sensor response (especially for the blue channel) is very small. Furthermore, non-linearities of the sensor, as well as imbalances of the color channels related to the sensor response and the light source, are handled simultaneously. Resulting artifacts include magenta

colors in very bright areas, where the “color” should turn white, or wrong colors in dark areas.

The pixel intensity at the sensor output, e.g. for the red color channel, can be modeled as

$$r(k) = \int I(\lambda) \beta(k, \lambda) f_R(\lambda) \alpha(I, \lambda) d\lambda$$

where λ denotes the wavelength, $I(\lambda)$ the spectrum of the light source, $\beta(x, \lambda)$ the reflectance of the object under observation, $f_R(\lambda)$ the spectral sensitivity of the red color filter covering the CCD pixels, and $\alpha(I, \lambda)$ the intensity- and wavelength-dependent efficiency of the CCD in converting photons into electrons.

Regarding only the spectral response curves of the color filters $f_R(\lambda)$ (and also $f_G(\lambda)$ and $f_B(\lambda)$) of a typical CCD sensor, the output signals differ:

$$WBR = \int f_G(\lambda) d\lambda / \int f_R(\lambda) d\lambda = 1.09$$

$$WBB = \int f_G(\lambda) d\lambda / \int f_B(\lambda) d\lambda = 1.34$$

The values are obtained using the response of a typical CCD and assuming perfect white light source (the spectrum $I(\lambda)$ is flat), a perfectly white object (the spectrum of the reflected light is identical to the spectrum of the illuminating light which means $\beta(k, \lambda) = 1$), and neglecting $\alpha(I, \lambda)$ (no wavelength dependent quantum efficiency). Especially the blue channel shows a smaller response than green or red at the same intensity. The non-linear quantum efficiency of the sensor is another effect. A typical s-shaped sensor response over the input intensity is shown in Figure 39a. Furthermore, the sensor response in each channel depends on spectrum of the light source.

Thus, preferred embodiment white balancing takes into account the misalignment as well as the non-linearity. Typical light sources are not flat over the visible spectrum but tend to have a higher energy in certain spectral bands. This effect influences the observed sensor response; ideally it should be corrected by white point compensation, which may be based on a correction matrix. An independent balancing of the channels cannot handle this effect as previously outlined. For ease of mathematical description, approximate the s-shaped response curve in Figure 39a by piecewise linear segments. Three

segments separate the light conditions into three categories: very low intensity, normal intensity, and very bright light. Figure 39b shows the effect of applying a single multiplier. With respect to the green signal, the amplification of the blue signal is too small in low light conditions, whereas in very bright conditions the multiplier is too large. Reducing the factor leaves an offset between the components, visible as wrong colors. Therefore, the correction terms for aligning all three response curves must look different and reflect the sensor characteristics.

The preferred embodiment white balancing splits into two separate schemes, one accounts for imager dependent adjustments, while the other one is related to light sources.

Without any restrictions on generality, the s-shape response curve is approximated in the following by three piecewise linear segments. More segments increase the accuracy but do not change the basic concept. For the first region (very low intensity) and the blue channel, the model reads with s the response and x the input intensity:

$$s_{B,1} = a_{B,1}x$$

Modeling the second region requires a multiplier and an offset

$$s_{B,2} = a_{B,2}x + b_{B,2}$$

The offset term is determined by the constraint that the response curve needs to be contiguous at the transition point x_1 from region 1 to region 2:

$$s_{B,1}(x_1) = s_{B,2}(x_1)$$

$$\text{so } b_{B,2} = (a_{B,1} - a_{B,2})x_1$$

The parameters for the linear model of region 3

$$s_{B,3} = a_{B,3}x + b_{B,3}$$

are completely determined because the maximum output has to be identical to the maximum input x_{\max} and the response curve needs to be contiguous at the joint point x_2 :

$$x_{\max} = a_{B,3}x_{\max} + b_{B,3}$$

$$s_{B,2}(x_2) = s_{B,3}(x_2)$$

$$a_{B,3} = (s_{B,2}(x_2) - x_{\max}) / (x_2 - x_{\max})$$

$$b_{B,3} = (1 - a_{B,3})x_{\max}$$

Thus the parameters to specify the approximation of the response curve for each color component are a_1 , a_2 , x_1 , and x_2 . x_{\max} is not a free parameter, because it is specified by the bit resolution of the input signal.

The preferred embodiment white balancing now applies different multipliers for each region. For continuous transition from one region to the next, an additional offset is required. Although the number of regions is arbitrary, without loss of generality only three regions are considered in the following equations. The correction term for blue with respect to green for region 1 has to be:

$$WBB_1 = a_{G,1} / a_{B,1} \approx G_1 / B_1$$

where window 1 (for G_1 and B_1) has pixels with intensities in region 1.

Thus, an input intensity value lying in region 1 gets the corrected output

$$b'(k) = WBB_1 b(k)$$

Based on the balancing multiplier for region 2

$$WBB_2 = a_{G,2} / a_{B,2} \approx G_2 / B_2$$

the white balancing must consider an additional offset for values in region 2

$$b'(k) = WBB_2 b(k) + WBOB_2$$

with

$$WBOB_2 = (WBB_1 - WBB_2) x_1$$

For the third region the calculation is basically the same, except that no explicit WBB_3 can be specified, but the amplification is determined by the maximum value x_{\max} .

$$b'(k) = WBB_3 b(k) + WBOB_3$$

with

$$WBB_3 = (x_{\max} - (WBB_2 x_2 + WBOB_2)) / (x_{\max} - x_2)$$

$$WBOB_3 = (1 - a_{B,3}) x_{\max}$$

For an implementation, the system must determine appropriate white balancing multipliers WBB_i for $N-1$ regions. Based on these values, the remaining offset values $WBOB$ and the multiplier for the last regions are calculated. The locations of the transition points are specified a priori. The white balancing itself selects the

region based on the intensity value of the input pixel and applies the appropriate gain and offset to that value.

$$b'(k) = \begin{cases} WBB_1 * b(k) & b(k) \leq x_1 \\ WBB_2 * b(k) + WBOB_2 & x_1 < b(k) \leq x_2 \\ WBB_3 * b(k) + WBOB_3 & x_2 < b(k) \end{cases}$$

Plus a similar multiplier for the red channel.

The total dynamic range of the CCD output signal is independent of aperture, and shutter, since they affect the number of photons captured in the CCD. An analog gain however, or any digital gain prior to processing shifts the signal and should be avoided. In case a gain (digital) α needs to be applied, this gain can be included into the white balancing method. A gain maps the maximum input value x_{max} to the output value $\alpha * x_{max}$.

The scaled response curves behave identical to the non-scaled one, meaning that the scaled signal saturates at $\alpha * x_{max}$. Substituting

$$WBB_1 := \alpha * WBB_1$$

$$WBB_2 := \alpha * WBB_2$$

In that way the equation in the previous section remain unchanged, except

$$WBOB_3 = (\alpha - a_{B,3}) x_{max}$$

After linearization the signal can undergo an adjustment reflecting the light source. This is also known as white point adjustment. Here the input signal is transformed such that it looks like as if it has been captured under a different light source. For example, an image has been captured in bright sunlight (D65), but the color characteristics should be as if it has been captured under indoor conditions (D₅₀ tungsten).

$$[R, G, B] D_{65}^T = I_{D65}^T * \beta * [f_R, f_G, f_B]^T$$

$$[R, G, B] D_{50}^T = I_{D50}^T * \beta * [f_R, f_G, f_B]^T$$

Here, I_{Dxx} denotes a vector sampling the light spectrum, β is a diagonal matrix describing the reflectance of the objects, and f_R , f_G , and f_B denote the spectral response of the CCD light filters. Based on these equations a 3x3 transformation matrix can be calculated relating the signal under D65 to D50:

$$[R, G, B] D_{50}^T = I_{D50}^T * I_{D65}^{-T} * [R, G, B] D_{65}^T$$

The 3x3 transformation matrix

$$M_D = I_{050}^T * I_{065}^{-T}$$

can be calculated offline.

In real systems it is almost impossible to determine averages for the different response regions. Therefore a simple solution is to calculate overall values as in the foregoing ratio of integrals, and modify them with fixed values based on predetermined sensor measurements

$$WBB_1 = \alpha_1 * WBB$$

$$WBB_2 = \alpha_2 * WBB$$

And similarly for WBR.

The transition points can be fixed in advance, too. There is just one exception for the transition point x_2 . In rare situations the WBR-value may be so large that it exceeds the maximum output value at the transition point x_2 . In that situation, either the WBR needs to be decreased or the transition point is reduced. The diagram in Figure 40 shows an example of the effectiveness of this technique. The red components is adjusted with respect to the green component. Using a single multiplier exceeds the green signal in bright areas, and is less effective in low light areas, whereas the segmented white balancing matches the green curve for all intensities.

Resizing preferred embodiments

Frequently images captured in one size (e.g., 320 x 240 pixels) have to be converted to another size (e.g., about 288 x 216) to match various storage or input/output formats. In general this requires a fractional up-sampling or down-sampling by a rational factor, N/M ; for example, a resizing from 320 x 240 to 288 x 216 would be a 9/10 resizing. Theoretically, resizing amounts to cascaded interpolation by N , anti-aliasing filter, and decimation by M . In practice the resizing may be achieved with an M -phase, K -tap filtering plus selection of N outputs per M inputs.

For example, preliminarily consider a resizing by a ratio of 63/64 using a 3-tap filter as illustrated in Figure 41a in which the top horizontal line represents pixel

inputs and the horizontal length-three braces represent the 3-tap filter kernel applied to the indicated three inputs and producing the indicated outputs. Indeed, presume the filter kernel is a continuous function $f(t)$ with support of length $3-1/63$ so that at most three inputs can be involved; see Figure 41b. Note the slight shifting to the right of successive braces in Figure 41a: this represents the resizing from 64 inputs down to 63 outputs because the center of the filter kernel (and thus the non-rounded-off output position) must increment $1+1/63$ ($=64/63$) pixel positions for each output in order for the 63 outputs to match the 64 inputs. Output[0] (represented by the farthest left brace in Figure 41a) is centered at the position of input, and the non-rounded-off output position j , denoted $\text{outp_pos}[j]$, thus equals $1 + j*64/63$.

The filter kernel is represented as a symmetrical continuous function $f(t)$ centered at time 0. Output[0] for example, needs three kernel values: $f(-1)$, $f(0)$, and $f(1)$. Each output point is computed as the inner product of three kernel coefficient values with three input pixel values. The center input point for the output[j] is positioned at $\text{round}(\text{outp_pos}[j])$ where $\text{round}()$ is the round off function. The other two input points are offset from this center point by ± 1 . The center filter kernel coefficient value is $f(\text{round}(\text{outp_pos}[j]) - \text{outp_pos}[j])$ and the other are $f()$ at the ± 1 offsets of this center value point. Thus the following table shows the output position, coefficient kernel values, and input points needed for each output:

output j	outp_pos	center coeff position	input points
0	1	0	0,1,2
1	2 1/63	-1/63	1,2,3
2	3 2/63	-2/63	2,3,4
...
31	32 31/63	-31/63	31,32,33
32	33 32/63	31/63	33,34,35
33	34 33/63	30/63	34,35,36
...
61	62 61/63	2/63	62,63,64
62	63 62/63	1/63	63,64,65
63	65	0	64,65,66
...

The table shows the desired coefficient position as well as the inputs involved in each output. Note the $j=63$ case is similar to the $j=0$ case in that the kernel center aligns with the input, but with the output position and input indices shifted by 64. Notice that at $j=32$ there is a change in the input pattern: for $j \leq 31$, $\text{output}[j]$ uses input j , $j+1$, and $j+2$; whereas for $j \geq 32$, $\text{output}[j]$ uses inputs $j+1$, $j+2$, and $j+3$.

The preferred embodiments partition the filtering computations for resizing a two-dimensional array (image) between iMX 124 and DSP 122 and limit memory use as follows. First iMX 124 performs the 3-tap row filtering with 64 banks of coefficients and then 3-tap column filtering with 64 banks of coefficients. First consider the row filtering. 3-tap row filtering on iMX 124 has the input/output relationship:

iMX output j	input points
0	0,1,2
1	1,2,3
2	2,3,4
...	...
31	31,32,33
32	32,33,34
33	33,34,35
...	...
61	61,62,63
62	62,63,64
63	63,64,65
64	64,65,66
...	...

Comparing this table with the prior 63/64 resizing table shows that the only difference is the iMX produces one extra point, namely, $\text{IPP_output}[32]$. Thus the preferred embodiments produce the 64 output points with iMX 124, and then use DSP 122 to pick the 63 valid points:

$$\begin{aligned} \text{output}[j] &= \text{IPP_output}[j] && \text{for } j = 1, 2, \dots, 31 \\ &\text{IPP_output}[j+1] && \text{for } j = 32, 33, \dots, 62 \end{aligned}$$

In general, N/M resizing when N/M is less than 1 involves deleting $M-N$ outputs of every M outputs. Thus the preferred embodiments generally perform the filter

operations on the M input points in an accelerator such as the iMX and then use a processor such as the DSP to discard the unneeded outputs. (iMX can also handle larger-than-unity resizing up to $N/M = 3$.)

iMX can produce 8 outputs of 3-tap row filter in 3 cycles. Basically, 8 adjacent outputs are computed in parallel using the 8 MAC units. At time 0, pull out input points 0,1,2,3,...7, multiply with appropriate coefficients (each can be different), and accumulate into 8 accumulators. At time 1 pull out input points 1,2,...8, do the same, and at time 2, pull out input points 2,3,...9, accumulate the products, and write out 8 outputs, $j=0,1,...7$. Next, shift over 8 input points to compute $j=8,9,...15$.

For the vertical direction, iMX computes 8 outputs in parallel as well. These are 8 horizontally adjacent output points, and every fetch of input array also bundles 8 horizontally adjacent output points. Therefore, all 8 MAC units share the same coefficient values for each cycle. For vertical direction there is less data reuse in iMX, so input/output memory conflicts slow down the computation to 4 cycles/8 outputs. Total filtering time is 7 cycles/8 outputs, or 7/8 cycle per output.

Input data is of size $320 \times 240 \times 3$. Thus, the filtering of iMX takes $320 \times 240 \times 3 \times 7/8$ 201,600 cycles, or 1.7 msec with iMX running at 120 MHz.

After filtering, DSP picks correct outputs. Basically, one row out of every 64 rows and one column out of every 64 columns should be discarded. A DSP assembly loop moves the valid iMX output points to a separate output area. iMX and DSP may run in parallel if there is sufficient local memory for both. An entire input image likely is too large to fit into local memory; even the natural choice, 63×63 output points, may be too large. In such a case partition the image, such as 63 wide x 16 tall, and deal with extra bookkeeping in the vertical direction. With just $3 \times 64 = 192$ coefficients, it would be economical to pre-compute and store them. DSP should keep track of the phase of each processing block, and point iMX to the correct starting address of coefficients. If the colors are interleaved, this allows interleaved filtering as well. iMX deals with strides in getting input points. The following table shows interleaved 3-tap filtering.

j	input points
0	0,3,6

1	1,4,7
2	2,5,8
...	...

However, interleaving consumes three times more memory for the same output block size for each color. Thus it is possible to partition the task into smaller size, such as 63x5 on each color plane, and deal with extra overhead in the vertical direction. If the color format is not 4:4:4 (say, 4:2:2), and input is color-interleaved, the DSP will need to spend some additional time separating color planes.

Performing resizing totally in DSP 122 is time-consuming if implemented with straightforward fractional addressing. The preferred embodiments streamline the computation by requiring filter coefficients to be reordered and padded with dummy words. iMX 124 performs the main processing concurrently with DSP 122 computing the coefficients. This efficiently realizes high throughput resizing.

In more detail, the preferred embodiments perform an N/M resizing of an image by using iMX 124 to perform M-phase, K-tap filtering (which produces redundant output points) and DSP 122 to select the correct output points. Further, DSP 122 computes needed coefficients from a fewer-subsample coefficient template to reduce memory usage to $8 \times K$; otherwise memory usage up to $2 \times M \times K$ coefficient words would be needed. DSP 122 can compute the rounded position for the coefficients, and build up the coefficient memory for iMX 124.

For processing wide and short blocks of pixels (i.e., 16×64) the horizontal direction requires more computation in that horizontal coefficients are updated more often than vertical coefficients. However, the coefficients constructed by DSP 122 can be reused many times within the short block, so the load on DSP 122 should not be excessive.

In particular, preferred embodiments proceed with the following steps which are illustrated in Figures 42a-42e for a 3-tap filter and a 10-to-9 resizing (e.g., resizing from 320x240 to 288x216 in 30 frames/sec) (presume 4:4:4 interleaved, for 4:2:2 or 4:1:1 do subsampling after resizing):

1. select input/output pattern: every 10 inputs leads to 9 outputs as per Figure 42a.

2. draw coefficient pattern for a processing unit, one color first. Arrows in Figure 42b indicate which input points are used: connected arrows form the same output point, and gray (open head) arrows indicate zero coefficients. Thus three input points determine the first output point, only two input points determine each of the next eight output points, and then a tenth ignored output (no non-zero input points); and this repeats every ten. This pattern suggests use of a polyphase 3-tap filter, and drop the last output in every group of 10 outputs.

3. consider interleaved input/output. See Figure 42c which shows a set of three groups of ten input points interleaved so that the three input points determining the first output point from the original first group of ten input points are now at locations 1, 4, and 7; the three input points determining the first output point from the original second group of ten input points are now at locations 2, 5, and 8; and the three input points determining the first output point from the original third group of ten input points are now at locations 3, 6, and 9; and so forth. This interleave implies that sets of three adjacent output points use all different input points and do not require simultaneous memory accesses.

4. Consider 8-way parallelism and iMX, add more dummy outputs if necessary. See Figure 42d which shows the output points partitioned into four groups of 8 for parallel computations.

5. Compute coefficients and order as grouped. iMX will process one group at a time, using coefficient order from left-to-right, then up-to-down, then next group. Coefficients need to be arranged to the same order. If the iMX coefficient memory and the flash memory can accommodate all these coefficients, these coefficients can be included in the DSP code as constant data, and this step is done once in the software development. If the iMX coefficient memory can hold these coefficients all the time, but these take up too much room in the flash memory, this step can be performed once during system initialization. Likely the SDRAM can hold all these coefficients, but iMX coefficient memory cannot hold them all the time. this step should be performed once in the system initialization, and the coefficient image should be stored in SDRAM. When needed, these coefficients are swapped in from the SDRAM. If it is not desirable to store all these coefficients at any time,

especially when M is very large (100+), compute needed "window" of coefficients with DSP concurrently with iMX processing. Just make sure the iMX coefficient memory can hold the necessary coefficients for a computation block.

6. Start computation on iMX. In this case, it takes about 12 cycles in the inner loop to produce the 27 valid output points. Each iMX command can produce a 2-D output block, so producing 16x27 output points will take about $10 + 16 \times 12 = 202$ cycles.

7. When iMX is done, have DSP pick the correct output points. In this example, 276 points are picked out of every group of 32 output points. This task will be easier to code if the width of output matches or is a multiple of $3 \times M$. DSP only has to touch each valid output once, so the loading of the DSP should not be significant.

In vertical resizing, iMX works in SIMD mode. Every group of 8 adjacent data input are processed in parallel. Coefficient are used one value per cycle, and this value should apply to all color components. Even if resizing factors are the same for horizontal and vertical, how iMX uses coefficients is different, so there needs to be a separate vertical resizing coefficient storage (which takes 1/3 of horizontal coefficients). See Figure 42e. Again, there is the option to keep all vertical coefficients in iMX, swap in and out, or have DSP compute on the fly. DSP may need to pick valid output rows after iMX completes processing.

Tone-scaling preferred embodiments

Tone-scaling operates on the dynamic range of the luminance signal (or the color signals) of an image to make details more clear. For example, a picture taken against the light or in a very bright environment typically has high brightness levels. Tone-scaling commonly relies on luminance (or color) histogram equalization as illustrated in block form by Figure 43. Indeed, converter block 430 converts the input luminance levels (in the range 0 to 255 for 8-bit or 0 to 4095 for 12-bit) to output luminance levels in the same range using a look-up table. The look-up table consists of the pairs that are the input level and the corresponding output level with the output levels calculated in histogram equalization block 432 as follows. First, find the cumulative distribution function of the input luminance levels of the image to

which the tone-scaling will apply; that is, find $F(r)$ such that $F(r) = (\text{the number of pixels with level } \leq r) / (\text{total number of pixels in the image})$. Next, create the look-up table function $T(r)$ through multiplication of $F(r)$ by the maximum pixel level and round-off to the nearest integer. Then the look-up table is just the pairs of levels (r, s) where $s = T(r)$. Figure 45 illustrates $T(r)$ for an under-developed image (the majority of pixels have a low level as reflected by the large slope of $T(r)$ for small r) in which fine details in dark parts are difficult to perceive. Also as Figure 45 shows for this under-developed image, the tone-scaling converts the level $r = 500$ to $s = 2000$; and thus in the tone-scaled image the differences of the luminance levels will be emphasized for the low levels and de-emphasized for the high levels. Thus the tone-scaling enhances detail in dark portions.

However, the tone-scaled image may look unnatural in that the colors are too clear, as if the tone-scaled image were painted in oil paints. Thus this tone-scaling is sometimes too strong for consumer use because of the unnatural character even if the fine details are clearer; although other applications such as medical and night vision demand the fine detail despite unnaturalness.

The preferred embodiments provide tone-scaling by using a linear combination of the histogram equalization function $T(r)$ and the original image level r . That is, for a parameter α with $0 \leq \alpha \leq 1$ define a tone-scaling function by

$$s = \text{Round}(\alpha T(r) + (1-\alpha)r)$$

where $T(r)$ is as previously described except that the round off to the nearest integer is not needed in the definition of $T(r)$ because of the subsequent multiplication by α plus addition of $(1-\alpha)r$ and round off. Figure 45 illustrates the preferred embodiment for $\alpha = 0.3$ between the curve $s = T(r)$ and the identity line $s = r$.

Figure 44 shows preferred embodiment tone-scaling in functional block form: again define a histogram equalization function $T()$ for the luminance (or color) levels in block 442, and then define the rounded-off linear combination with weight α of $T()$ and the identity in block 444 to yield the final look-up table for the tone-scaling in converter 440. When the weight α equals 0, then there is no tone-scaling and a natural look, but when the weight α equals 1, the tone-scaling is with

T) and fine details are enhanced. The value of weight α can be selected according to the application. All of the computations are programmable.

Implementation details

Preferred embodiment hardware structures supporting the foregoing functions include the following.

SDRAM Controller

SDRAM controller block 110 acts as the main interface between SDRAM 160 and all the function blocks such as processors (ARM 130, DSP 122), CCD controller 102, TV encoder 106, preview engine 104, etc. It supports up to 80 MHz SDRAM timing. It also provides low overhead for continuous data accesses. It also has the ability to prioritize the access units to support the real-time data stream of CCD data in and TV display data out. It also provides power down control for external SDRAM. DSP 122 can inhibit CKE signal of SDRAM 160 during no data access.

SDRAM controller block 110 supports 16/64/128/256 MB SDRAMs, 32-bit width or 2 x 16-bit width SDRAMs, maximum 80 MHz (e.g., 10-80 MHz) operation, availability of word, half-word, or byte access (ARM), commands: mode setting, power down and self refresh, programmable refresh interval, 2 or 3 CAS latency can be selectable, 2 Chip Select Output (maximum SDRAM size is 1G bit), authorizes and manages DMA transfers, manages the data flow between processors SDRAM, CCD data buffer to SDRAM, preview engine to SDRAM, burst compression to/from SDRAM, video encoder from SDRAM, OSD from SDRAM, ARM to/from SDRAM, DSP image buffer to/from SDRAM. Figure 12a shows the data flow managed by the SDRAM controller. The signals and priorities are:

Signal Name	Signal Description
Clk	SDRAM clock (10-80 MHz)
Req	Data read/write request signal
req_en	Request enable (acknowledge) signal from SDRAM Controller When the peripheral modules require a data IN/OUT, the req signal shall be asserted and when the req_en signal is asserted, the req signal shall be negated
Address	Start address of read or write CCDC, PREVIEW, BURSTC, ENC, OSD, DSP: 22-bit width ARM: 25-bit width
Odata	output data to SDRAM (32-bit)
Idata	Input data from SDRAM (32-bit)

Rw	Read or Write signal 0: Write / 1: Read
Dten	Data write enable signal for DSP IF
Ds	Bus Select (4-bit) for ARM IF

The Priority list of access units is as follows.

Priority	Access Unit
1(highest)	ENC out
2	CCD in
3	OSD out
4	PRVW in
5	BURST in
6	DSP I/O
7	ARM I/O

Preview engine

Figure 14 is a block diagram of preferred embodiment preview engine 104 which provides image data with YCbCr in 4:2:2 format from CCD raw data from CCD-controller 102 and has the following main functions.

_ Available for both RGB CCDs and complementary (YeCyMgG) CCDs
(Figures 7a-7b show these CCD patterns)

- _ Digital gain adjustment
- _ White balance
- _ Vertical and horizontal noise filter
- _ RGB gain adjustment for complementary CCDs
- _ Independent gamma correction for RGB colors
- _ YCbCr-4:2:2 formatted data output

Sync module 1402 generates control signals for other modules such as a sync signal for a starting point of an image and an enable signal for down sampling. In this module, no image processing is executed. White balance module 1404 executes digital gain adjustment and white balance for CCD raw data. CFA interpolation module 1406 has many important sub-modules such as a horizontal noise filter, a horizontal interpolation, a vertical noise filter, a vertical interpolation, a down sampling, etc. This module outputs RGB formatted data irrespective of CCD mode (RGB CCD or complementary CCD). RGB gain

modules 1408 for complementary CCD allow adjustment to white balance by RGB color format for complementary CCD. Gamma correction modules 1410 execute gamma correction with an approximated gamma curve having 4 linear segments. This module exists for each color to permit the independent adjustment to RGB. RGB2YCbCr conversion module 1412 converts RGB formatted data into YCbCr formatted data and adjusts offsets of Cb and Cr. 4:2:2 conversion module 1414 converts YCbCr-4:4:4 formatted data into 4:2:2 format and outputs them on a 32-bit data bus. SDRAM interface module 1416 communicates with SDRAM controller 110 (Figure 1b) and requests it to store YCbCr-4:2:2 formatted image data.

The following describes the modules.

White balance module 1404 executes digital gain adjustment and white balance for CCD raw data. Digital gain adjusts for total brightness of the image and white balance adjusts the ratio of colors existing in a CFA pattern.

Figure 8 is a block diagram of white balance module 1404. There are two multipliers for the two gain adjustments and clip circuits to reduce the size of circuits. A gain value for digital gain named PVGAIN in this figure uses data in a PVGAIN register, and white balance is selected automatically by setting the CFA pattern register.

CFA interpolation module 1406 include both sub-modules for horizontal and vertical interpolation and for horizontal and vertical noise filtering, down sampling, color adjustment and complementary color to RGB color conversion. Figure 10a is a block diagram of CFA interpolation module 1406. Horizontal noise filter sub-module 1002 executes a three-tap low pass filter horizontal filter; see Figure 10b.

Horizontal interpolation filter sub-module 1004 prepares two types of filters and interpolates horizontally using one of them. The outputs signal "L" and "R" means a left data and a right data on the line. For example, a processed line starts the following CFA pattern, GBGBGBGBGB ..., the output signal "L" is G and "R" is B. Therefore, these two outputs change the colors each line. Horizontal down-sampling sub-module 1006 outputs only data on valid pixels

based on register settings of horizontal decimation pattern. Vertical interpolation sub-module 1008 processes a three-tap vertical interpolation filter using two line-memories 1010 outside the preview engine module and outputs data of all colors existing in the CFA pattern. And this sub-module also executes a vertical noise filter. Color selection sub-module 1012 extracts data by each color in the CFA pattern and outputs RGB color formatted data in RGB CCD mode or complementary color formatted data in complementary CCD mode. In this figure, "g" signal is temporal data regarding G and used for recalculating R and B in the next color adjustment sub-module 1014. The color formatted data is processed color adjustment in color adjustment sub-module 1014 and the processing is different depending on CCD mode. This image processing from vertical interpolation sub-module 1008 to color adjustment sub-module 1014 has a strong correlation depending on CCD mode and vertical interpolation mode. Therefore, the processing should be considered as a sequence of vertical interpolation processing as described below. Comp2RGB conversion sub-module 1016 converts complementary color format into RGB color format in complementary CCD mode. In RGB CCD mode, the data bypass this sub-module.

The following sections describe these sub-modules.

Horizontal noise filter 1002 executes three-tap horizontal low pass filter and can reduce random noise effectively. Actually, when the center of data is set to X_0 , the following calculation is executed depending on the CFA pattern and its processed line.

$$X_0 = \begin{cases} (X_2 + 2X_0 + X_2)/4 & \text{(two colors in processed line)} \\ (X_1 + 2X_0 + X_1)/4 & \text{(one color in processed line)} \end{cases}$$

An on/off switching of this filter can be controlled by a register setting.

Figure 10b is a block diagram of horizontal noise filter sub-module 1002. The two types of filter are implemented by using two adders and a switch named "three_taps_sw" in this figure. If there is one color in the processed line, the switch is set to on (High in the figure). This switch is automatically controlled depending on a register setting of the CFA pattern and a position of the line in

the processed image. Before the output, noise-filtered data or bypassed data is selected by a register setting.

In horizontal interpolation sub-module 1004, there are two modes of filtering and the data from horizontal noise filter 1002 is interpolated horizontally by either a two-tap or five-tap interpolation filter. The two-tap filter utilizes the average the two data at the adjacent pixels on the left and right to interpolate the center data. This mode is called "simple mode". The five-tap horizontal interpolation filter utilizes the information of another color on the processed line so that a false color around an edge in processed image can be reduced effectively. This mode is called "normal mode". These modes are selectable by a register setting. Actually, when the center of data is set to X_0 , the following calculation is executed depending upon the interpolation mode.

$$x_0 = \begin{cases} (-X_2 + 2X_1 + 2X_0 + 2X_1 - X_2)/4 & \text{(normal mode)} \\ (X_{-1} + X_1)/2 & \text{(simple mode)} \end{cases}$$

Figure 10c shows an example of this horizontal interpolation processing in RGB Bayer CCD mode. In this figure, interpolated data is represented by small letters.

Figure 10d is a block diagram of horizontal interpolation module 1004. Two adders, one subtracter and a filter mode switch are implemented for executing one of these two types of filters. The filter mode switch is controlled by setting a register.

Vertical interpolation sub-module 1008 processes either a two-tap or three-tap vertical interpolation filter using two line-memories outside the preview engine module and outputs the information of all colors existing in the CFA pattern. And this sub-module also executes a vertical noise filter. An image processing in this module is a little complicated and the outputs from this sub-module is varied depending on a processed line, CCD mode, CFA pattern, filter mode and noise filter on/off. As explained in the following, the image processing from vertical interpolation sub-module 1008 to color adjustment sub-module 1014 has a strong correlation and this processing flow of them should be considered as a sequence of vertical interpolation processing. Therefore, this sequence of

the vertical interpolation processing is explained first. The sequence may be called "vertical interpolation sequence".

As with horizontal interpolation, vertical interpolation processing also has two types of interpolation mode, that is "simple mode" and "normal mode". An interpolation filter in simple mode utilizes the average two data at the next pixels on the upper and lower to interpolate the center of data. In normal mode, the processing differs between RGB CCD mode and complementary CCD mode. The interpolation filter in normal mode in RGB CCD mode utilizes the data of one of the others color same as horizontal interpolation filter. Actually, when the data of a certain color to be interpolated is set to X (mainly R,B) and the data of a color utilized as a reference is set to Y (mainly G), the following calculation is executed depending on the interpolation mode through this vertical interpolation sequence and it is the output from color adjustment sub-module.

$$x_0 = \begin{cases} (X_{-1} - Y_{-1} + X_1 - Y_1)/2 + Y_0 & \text{(normal mode)} \\ (X_{-1} + X_1)/2 & \text{(simple mode)} \end{cases}$$

Figure 10e shows an example of this vertical interpolation sequence for the RGB Bayer CCD pattern.

In complementary CCD mode, normal mode means "simple interpolation with color adjustment". That is, data of all colors which is processed by simple vertical interpolation is adjusted based on the formula in complementary color space. Actually, when the data of a certain color to be interpolated is set to X and the data of the others color is set to W, Y, and Z, the following calculations are executed in normal mode in complementary CCD mode.

$$x_0 = \begin{cases} (X_{-1} + X_1)/2 \pm a(w_0, x_0, y_0, z_0) & \text{(normal mode)} \\ (X_{-1} + X_1)/2 & \text{(simple mode)} \end{cases}$$

As to the calculation of $a = a(w_0, x_0, y_0, z_0)$, see below.

In this vertical interpolation sequence, main roles of vertical interpolation sub-module 1008 are to execute a part of vertical interpolation sequence and vertical noise filter. The part of vertical interpolation sequence means preparing data for normal vertical interpolation mode. As shown in Figures 10e and 10b^f (for RGB and complementary CCD patterns, respectively), in simple mode, an output data of this vertical interpolation sub-module bypasses color adjustment sub-module. Therefore, in simple mode, the output from this sub-module is used as the output of vertical interpolation sequence. In any case of interpolation mode, this sub-module calculates the following equation for vertical interpolation sequence.

$$x_0 = (X_{-1} - X_1)/2$$

Vertical noise filter ... which executes the following 3 taps vertical low pass filter is also processed in this sub-module depending on the CFA pattern.

$$x_0 = (X_{-1} - 2X_0 - X_1)/4$$

However, for this filtering, data of same color on processed 3 lines must be prepared. Therefore, a function of the vertical noise filter mainly executes only G in RGB Bayer CCD. Figure 10g shows an example of the output of this vertical interpolation sub-module for a RGB Bayer CCD. When the vertical noise filter can be applied and it is set on, original data (R in this figure) is also adjusted in order to keep a correlation to the others color (G in this figure).

Figure 10h is a block diagram of vertical interpolation sub-module 1008. Six adders and two subtractors are implemented for executing vertical interpolation and noise filtering. Especially, a calculation process of L₁₂₁ and R₁₂₁ is so complicated that switching operation for L₁₂₁ and R₁₂₁ is not shown to simplify this figure.

Color selection sub-module 1012 arranges the inputs from vertical interpolation sub-modules in order of color format, that is R, G and B in RGB CCD mode or Ye, Cy, Mg, G in complementary CCD mode. This arrangement is executed automatically by setting register of the CFA pattern. Figure 10i shows an example of this color selection processing in RGB Bayer CCD of Figure 10g.

The outputs named "g" in this figure is a temporal data of G and is used for recalculation of R or B in RGB CCD mode in color adjustment sub-module.

Figure 10j is a block diagram of color selection sub-module 1012. Four color extractors switch and select independently correct colors from four inputs from vertical interpolation sub-module 1008.

Color adjustment sub-module 1014 executes the rest of calculation for vertical interpolation sequence. In RGB CCD mode such as RGB Bayer CCD, R or B is recalculated using the temporal data of G. When data of R or B from color selection sub-module is set to X, the following calculation is executed in RGB CCD mode.

$$x = X - G_{\text{temp}} + G$$

In the example of Figure 10i, when noise filter is off,

$$X = (b_{02} - b_{22})/2$$

$$G_{\text{temp}} = (G_{02} + G_{22})/2$$

$$G = g_{12}$$

Therefore,

$$\begin{aligned} x &= B \\ &= (b_{02} - b_{22})/2 - (G_{02} + G_{22})/2 + g_{12} \\ &= ((b_{02} - G_{02}) + (b_{22} - G_{22}))/2 + g_{12} \end{aligned}$$

This is the output B of the color adjustment module and also the output of vertical interpolation sequence. That is, vertical interpolation sequence in RGB CCD mode utilizes the average of differences between data of color to be interpolated and reference data of the others color.

In complementary CCD mode, color adjustment is processed to data of all colors from color selection sub-module. First, value a is calculated at each pixel based on a formula in complementary color space $Y_e + C_y = G + M_g$.

$$a = G + M_g - Y_e - C_y$$

That is, the value a can be considered as the amount of an error value of four colors. Therefore, in complementary CCD mode, to data of all colors, Y_e , C_y , M_g and G, the following adjustment is processed to satisfy the above formula.

$$y_e = Y_e + a/4$$

$$cy = Cy + a/4$$

$$g = G - a/4$$

$$mg = Mg - a/4$$

Figure 10k is a block diagram of color adjustment sub-module 1014. Six adders and three subtractors are implemented for executing the two types of calculations described above. A switcher named CCDMOD in this figure selects correct outputs depending on CCD mode and is controlled by setting a register.

Comp2RGB conversion sub-modules 1016 converts complementary color formatted data to RGB formatted data in complementary CCD mode. Especially for G, data from color adjustment and data calculated by conversion formula can be blended by 5 types of blending ratio. Actually, the following calculation is executed based on the conversion formula:

$$R = Ye - Cy + Mg$$

$$G = rG_{input} + (1-r)(Ye + Cy - Mg) \quad (r=0,1/4,2/4,3/4,1)$$

$$B = Mg - Ye + Cy$$

In RGB CCD mode, data from color adjustment sub-module bypass this sub-module.

Figure 10l is a block diagram of comp2RGB conversion sub-module 1016. Three adders, three subtractors, and two multipliers are implemented for executing the calculations above. A gain adjuster for G named "green_ratio" in this figure is adjustable by setting a register. In RGB CCD mode, a CCDMOD switcher selects off (high in this figure) for bypassing this module.

RGB gain for complementary CCD module allows adjustment of white balance by RGB color format even for complementary CCD module. This module is also available in RGB CCD mode.

Figure 9a is a block diagram of complementary white balance module 1408. One multiplier and clip circuit is implemented for this operation. Each gain for RGB is set by a register.

Gamma correction modules 1410 execute gamma correction for each color data in RGB color format. For this operation, prepare in advance three types of data for approximating the gamma curve by four linear segments.

Those are area, offset and gain shown in Figure 9b. As shown in Figure 14, this module exists for each color so that the independent adjustment to RGB may be made.

Figure 9c is a block diagram of gamma correction module 1410. Area detector selects correct gain and offset for input data based on area data. The data regarding gain, offset, and area are set in three registers.

RGB2YCbCr conversion module 1412 converts RGB formatted data to YCbCr formatted data and adjusts offsets to Cb and Cr based on the following matrix calculation.

$$\begin{bmatrix} Y \\ Cb \\ Cr \end{bmatrix} = \begin{bmatrix} COEF1 & COEF2 & COEF3 \\ COEF4 & COEF5 & COEF6 \\ COEF7 & COEF8 & COEF9 \end{bmatrix} \begin{bmatrix} R \\ G \\ B \end{bmatrix} + \begin{bmatrix} 0 \\ OFFSET_Cb \\ OFFSET_Cr \end{bmatrix}$$

Each coefficient in this matrix is set by a register so that variable setting for this conversion is available.

Figure 11 is a block diagram of this RGB2YCbCr conversion module 1412. Nine multipliers and five adders are implemented for the foregoing matrix calculation. After multiplying RGB data with coefficients, the six least significant bits of each data from the multipliers is cut in order to reduce size of circuits. As to Cb and Cr, additional circuit for offset adjustment is followed by YCbCr conversion circuit. Clip circuits for Cb and Cr includes conversion circuits from two's complement to offset binary.

Burst mode compression/decompression engine

The preferred embodiment DSC engine includes an improved Burst Capture function with real-time processing, without compromise in the image resolution as compared to the regular capture mode. The Burst Capture Mode is the use of dedicated compression and decompression engine 108 for an increased burst capture sequence length. A sequence of CCD raw image frames is first stored in SDRAM 160 by using Compression engine 108. Then, as an off-line process, the image pipeline of regular capture mode retrieves the CCD raw images from SDRAM 160, processes them sequentially, and finally stores them

back as JPEG files in the SDRAM. The Animated Playback Mode can display these JPEG files.

Burst mode compression/decompression engine 108 includes differential pulse code modulation (DPCM) and Huffman coding using the same tables as the entropy-coding of DC coefficients in baseline JPEG compression. Engine 108 uses the sample Huffman table in the JPEG standard for chrominance DC differential data. Engine 108 also provides the inverse transforms as illustrated in Figure 13. Fixed Huffman Table (JPEG Huffman table for Chrominance DC coefficients):

Category (SSSS)	\hat{D}_i	Code Length	Codeword
0	0	2	00
1	-1,1	2	01
2	-3,-2,2,3	2	10
3	-7,...,-4,4,...,7	3	110
4	-15,...,-8,8,...,15	4	1110
5	-31,...,-16,16,...,31	5	11110
6	-63,...,-32,32,...,63	6	111110
7	-127,...,-64,64,...,127	7	1111110
8	-255,...,-128,128,...,128	8	11111110
9	-511,...,-256,256,...,511	9	111111110
10	-1023,...,-512,512,...,1023	10	1111111110
11	-2047,...,-1024,1024,...,2047	11	11111111110
12	-4095,...,-2048,2048,...,4095	12	111111111110

The encoder has four look-up tables: Huffman code (13 x 2-byte entries), Huffman code length table (13 x 1-byte entries), low bit mask to generate variable-length bit stream (32 x 4-byte entries), and log table (256 x 1-byte entries). The Huffman tables are not programmable for simplicity, although alternative embodiments could include programmable Huffman tables.

The Huffman decoder performs the inverse function of the Huffman encoder and has five look-up tables: max code comparison table (13 x 2-byte entries), Min code comparison table (13 x 2-byte entries), decoded Huffman

symbol pointer (13 x 1-byte entries), decoded Huffman symbol table (13 x 1-byte entries), and bit position mask (32 x 4-byte entries).

The lossy mode compression just discards the least significant bit (LSB) or the two least significant bits of each coefficient.

Playback synchronization

A problem involved in playback of audio-visual bitstreams is how to synchronize audio with video signal. The preferred embodiments play the audio bitstream seamlessly in the background in real-time with the audio encoded by using the simple coding standards like ITU-T G.711 and Microsoft 16-bit PCM. By using an interrupt service routine, about 0.1% of the DSP resources is enough to output audio in real time through (multichannel) buffered serial ports; see Figure 1b. Therefore, the preferred embodiment must realize the video decoding in synchronization to the audio playback.

For clarity, assume that both audio and video are captured in full speed (real-time with 8K sample/s for audio and 30 frame/s for video). Audio is played back as samples. However, video is displayed in the granularity of frames. Thus the synchronization problem is caused by the fact that the video decoding could be faster or slower than the real-time requirement. If the video decoding is too fast, a certain amount of delay slots has to be inserted to slow down the decoding. Contrarily, if the video decoding is too slow, some video frames must be skipped to catch up with the real-time audio playback.

The preferred embodiments handle both cases. Especially in the case of slow video decoding, the preferred embodiments can properly select and skip the frames in an optimal manner. Note that the preferred embodiment is described for video bitstreams without bi-directional coded frames (B-frames).

Figure 46a depicts the synchronization between audio and video. The first video frame is pre-decoded before beginning audio-video playback. Since the video is displayed in the granularity of frames, the synchronization points are located at the video frame boundaries, i.e. $\{t = 0, \Delta T, 2\Delta T, 3\Delta T, \dots\}$. Here ΔT is the duration of a frame, which is defined as:

$$\Delta T = 1 / fp \quad (1)$$

where fp is the frame-rate used for the video sequence.

Audio and video could lose synchronization when the video decoding speed is not fast enough. As illustrated in Figure 46a, when the decoding of video frame 2 has not finished in time ($Td2 > \Delta T$), the audio-video playback loses synchronization after displaying video frame 1. Here $\{Tdm, m=0,1,2,\dots\}$ denotes the decoding time used for decoding video frame m .

With insufficient video playback speed, the only way to maintain a reasonable synchronization between audio and video is to skip video frames properly. In Figure 46b, video frame 2 is skipped (and frame 1 repeated) so that synchronization can be reacquired at frame 3.

A preferred embodiment circular buffer scheme is illustrated in Figure 47. The video decoder is connected to one side of the circular buffer, the display is connected to the other side. The circular buffer has a size of N video frames. There are two registers associated with each frame buffer of the circular buffer: the first register contains $TP_n, n=0, 1, 2, 3, \dots, N-1$ which indicates the presumptive presentation time of the video frame stored in buffer n , and the second register contains $S_n, n=0, 1, 2, 3, \dots, N-1$ which signals whether the frame in buffer n is ready for display (1 for ready, 0 for not ready). Of course, the value of TP_n is a multiple of ΔT . Buffer switching for display also occurs at frame boundaries (i.e. at time $t = m\Delta T, m=0, 1, 2, \dots$). Because the preferred embodiments use a circular buffer containing N frames, all the indices ($\dots, n-1, n, n+1, \dots$) should be regarded as modulo- N indices.

Suppose the time after decoding the current video frame is T . The decoded current frame is stored in buffer $n-1$ in Figure 47. Therefore, the buffer to be used for storing the next frame in Figure 47 is buffer n .

Determine the current position in the bitstream: the frame index m of the current decoded frame is defined as

$$m = TP_{n-1} / \Delta T \quad (2)$$

Determine the decoding starting time of the next frame: since the frame in the buffer n is to be displayed during the time interval of $\{TP_n \leq t < TP_{n+1}\}$, buffer n is not

available for decoding the next frame until \bar{TP}_{n+1} . Therefore, the decoding starting time of the next frame T_s is:

$$T_s = \max\{T, TP_{n+1}\} \quad (3)$$

Determine the next frame to be decoded: let $\hat{T}d$ be the estimated time for decoding the next frame, the presentation time of the next frame must satisfy:

$$\begin{cases} TP_n > T_s + \hat{T}d \\ TP_n \geq TP_{n-1} + \Delta T \end{cases}$$

The above conditions imply that the decoding of the next frame is finished before its presentation time, and the next frame is located at least a frame after the current frame in the bitstream. Because TP_n must be a multiple of ΔT , the next frame that can be synchronized to audio satisfies the conditions:

$$\begin{cases} TP_n = \Delta T \left\lceil \frac{T_s + \hat{T}d}{\Delta T} + 0.5 \right\rceil \\ TP_n \geq TP_{n-1} + \Delta T \end{cases}$$

where $\lceil \cdot \rceil$ denotes integer part by truncation.

Therefore, the presentation time of the next frame is determined by:

$$TP_n = \max \left\{ \Delta T \left\lceil \frac{T_s + \hat{T}d}{\Delta T} + 0.5 \right\rceil, TP_{n-1} + \Delta T \right\} \quad (4)$$

There are different methods to estimate $\hat{T}d$, such as using statistical estimation based on prior decodings or frame parameters. One preferred embodiment simply uses the actual decoding time of the most recently decoded frame of the same picture coding type (I-frame or P-frame) plus a certain amount of safety margin as the estimated decoding time for the next frame.

The frame index m' of the next frame to be decoded can thus be computed as:

$$m' = TP_n / \Delta T \quad (5)$$

Then the number of frames Δm to be skipped from the current position is determined by:

$$\Delta m = m' - m - 1 \quad (6)$$

Equation (2) to (6) make up of the basic control operations for updating the circular buffer.

The preferred embodiments use the circular buffer scheme to realize synchronization. There are two parts: the video decoder buffer switch control and the display buffer switch control. Figure 48 demonstrates the flowchart of the video decoder buffer switch control, which contains two stages: initialization and playback.

Initialization: in the circular buffer initialization, N_i ($1 \leq N_i \leq N$) video frames are decoded before starting playback. As shown in the dashed box in Figure 48, there are four steps for the initialization:

- step 0: set all the presentation time registers $\{TP_n, n=0, 1, 2, 3, \dots, N-1\}$ and the status registers $\{S_n, n=0, 1, 2, 3, \dots, N-1\}$ to zero, switch the video decoder to buffer 0 (i.e. $n=0$), point to the beginning of the video bitstream (i.e. $m' = \Delta m = 0$), set time to zero (i.e. $t = 0$)
- step 1: set the related status register S_n to 1, skip Δm video frames, decode frame m' , store the decoded frame in buffer n . (Recall on the first pass through the loop, $n=0, m'=0$, so the first frame is decoded and stored in buffer 0.)
- step 2: set the decoding start time T_s to t , switch to the next buffer (i.e. $n++$), update $TP_n, m', \Delta m$ according to equations (4), (5), and (6).
- step 3: check whether the number of decoded frames reaches the pre-set frame number N_i . If true, go to playback, otherwise, loop to step 1.

Playback: there are six steps involved in updating the circular buffer during the playback.

- step 0: switch display to buffer 0, enable display, reset time to zero (i.e. $t = T = 0$), switch the video decoder to buffer N_i (i.e. $n = N_i$)
- step 1: if the whole video sequence is decoded, stop decoding, otherwise, go to step 2.

- step 2: update T_s , TP_n , m' and Δm according to equations (3), (4), (5), and (6).
- step 3: wait until time reaches T_s (i.e. $t \geq T_s$), go to step 4.
- step 4: set the related status register S_n to 0, skip Δm video frames, decode frame m' , store the decoded frame in buffer n .
- step 5: if the frame decoding finishes in time (i.e. $t < TP_n$), set S_n to 1 to indicate the decoded frame is ready for display, set T to t , switch the video decoder to the next buffer (i.e. $n++$). Otherwise, set T to t , add DT to the estimated \hat{T}_d (i.e. $\hat{T}_d += DT$ with $DT = N_d \Delta T$, intentionally skip N_d ($0 \leq N_d$) more frames in the next stage), set the current frame index m to m' . Go to step 1. Note that N_d is a parameter to control the screen freezing time before resuming the synchronization.

Users can freely decide the circular buffer size (N), the initial time delay (N_t) for the playback as well as the screen freezing time (N_d). Obviously, the minimum buffer size is 3 video frames (i.e. $N = 3$), the least time delay is one video frame (i.e. $N_t = 1$). However, in the case of insufficient video decoding speed, it is strongly recommended to decode $N-1$ frames (i.e. $N_t = N-1$) during the circular buffer initialization, so that the video decoder can gain the maximal room to catch up with the audio real time playback.

Display buffer switch control: the display buffer switch control is carried out in parallel to the video decoder buffer switch. The preferred embodiment checks the display buffer switch at video frame boundaries: $t = m\Delta T$, $m=0, 1, 2, \dots$. Suppose the display is currently showing the video frame in buffer $n-1$, it switches to the next buffer, i.e. buffer n , if and only if the current time ($t \geq TP_n$) and ($S_n=1$) holds. Otherwise, it is connected to buffer $n-1$. Here, if ($t \geq TP_n$) and ($S_n=0$), it means the decoder has not finished decoding of the frame in time. In this case, the video frame in buffer n has been discarded, the decoder is decoding the conservatively selected next frame to update buffer n again, the display should keep displaying the frame in buffer $n-1$ until ($t \geq TP_n$) and ($S_n=1$) holds.

In summary, the preferred embodiment provides a way to realize the synchronization between audio and video when playing back by using software or firmware.

Variable length decoding

Variable Length Decoding (VLD) is involved in decoding bitstreams which are generated by using Variable Length Encoding (VLC) at encoder; see Figure 1b item 126. Because of VLC, the number of bits used for coding units varies from unit to unit. Therefore, a decoder does not know the number of bits used for a coding unit before having decoded it. This makes it essential for a decoder to use a bitstream buffer during the decoding process.

In video coding, for example, a frame to be encoded is decomposed into a set of macroblocks (see Figure 49). Under the consideration of the smallest memory requirement, a coding unit here is normally defined as macroblock, which consists of a 16x16 pixel luminance area and the corresponding chrominance areas depending on the chroma format (4:2:0, 4:2:2, or 4:4:4). Certainly, a slice (a row of macroblocks in a frame) or even the frame itself can be treated a coding unit if there is enough memory.

Figure 50 depicts the video playback on a preferred embodiment digital still camera (DSC). In DSC applications, the video bitstream is pre-captured and stored on the high-capacity SDRAM, and the video decoder is built on the DSP. Since it is extremely expensive for the decoder to directly access the SDRAM, an on-chip bitstream buffer is opened on the DSP internal memory. The bitstream is first loaded from SDRAM to the bitstream buffer through the SDRAM, then the decoder uses the bitstream in the bitstream buffer to reconstruct video. Since the bitstream loading is achieved by using DMA (Direct Memory Access), which can run in the background without intervention of a CPU, the bitstream loading overhead is mainly due to time used for setting up registers for the DMA transfer.

There are two basic requirements in terms of bitstream buffer management. First of all, the buffer size should be big enough to cover the worst case. For example, in video coding, the theoretically maximal number of bits for encoding a macroblock could be 256 words (one word here is defined as two bytes). Although this worst case is very rare, the bitstream buffer size has to be 256 words in order to be at the safe side. Secondly, the bitstream buffer should never underflow, that is,

the buffer management should guarantee that the bitstream for a coding unit is available when it is being decoded.

There are different schemes to satisfy the second requirement. The simplest one would be to check the decoding position in the bitstream buffer at each buffer access. The bitstream buffer is re-filled whenever the decoding position is out of the valid buffer range. Because the decoding is a bit by bit operation, this scheme is not realistic: it spends too much overhead in deciding when to re-fill the buffer.

A realistic scheme is the linear shifting buffer scheme as shown in Figure 51a. In this scheme, the bitstream buffer is linearly accessed by the decoder from left to right, after decoding a unit the rest of the bitstream is shifted forward to the beginning of the buffer, then the buffer is re-filled to "full" before decoding the next unit. In Figure 51a, P_s and P_d denote the current decoding position and the bitstream end position in the bitstream buffer, respectively.

This buffer scheme has two disadvantages. First, since the buffer size is much larger than the average number of bits of the decoding units, a lot of time will be spent on the bitstream shifting. For instance, in video decoding the buffer size is 256 words to cover the worst case, but on average a unit may only use 16 words, this means about 240 words of shifting for each unit. The second disadvantage is that it requires a bitstream loading after decoding each unit; this costs additional overhead because time has to be spent on issuing the DMA transfers.

A better buffer management scheme is so-called quasi-circular buffer scheme as shown in Figure 51b. In this scheme, the decoder accesses the bitstream buffer in a circular manner. This avoids the bitstream shifting required by the linear buffer scheme. There are two cases after decoding a unit. This first case is in the lefthand portion of Figure 51b: the rest of bitstream is located in the middle of the buffer. In this case, the buffer is filled by loading the bitstream twice, one for the right end followed by the other one for loading the left end. (Note: if the bitstream loading can write the bitstream into the bitstream buffer in a circular manner, only one load is needed; however, this is not always the case.) The

second case is shown in the righthand portion of Figure 51b, in which only the middle of the buffer needs to be filled.

The quasi-circular buffer scheme is much more efficient than the linear shifting buffer because it avoids bitstream shifting, but it still suffers from a disadvantage that one or two bitstream loads are needed after decoding each unit. The following preferred embodiment hybrid circular-double buffer scheme solves this problem.

Figure 52 status 0 shows a hybrid circular-double buffer containing two buffers of equal size; namely, the left buffer and the right buffer. There is a flag for each buffer to indicate the buffer fullness ("full" / "not-full"). Ps points to the current decoding position after decoding a unit. In terms of buffer size, each buffer covers the worst case of decoding coding units, this makes the hybrid buffer size twice of a linear shifting buffer or a quasi-circular buffer. Unlike a traditional double buffer, the two buffers here have a continual memory allocation, i.e. the left buffer is directly followed by the right buffer in the memory map. The decoder accesses the hybrid buffer in a circular manner.

The preferred embodiment hybrid buffer operates through the following four statuses:

- Status 0: the initialization status, both the left and right buffers are fully loaded and set to "full", Ps points to the beginning of the hybrid buffer.
- Status 1: after decoding the first unit, change the left buffer flag to "not-full".
- Status 2: after decoding a unit, if the current decoding position Ps is in the right buffer and the left buffer flag is "not-full", fully load the left buffer and set the left buffer flag to "full". In addition, if the right buffer flag is "full", change it to "not-full". Otherwise, no action is taken.
- Status 3: after decoding a unit, if the current decoding position Ps is in the left buffer and the right buffer flag is "not-full", fully load the right buffer and set the right buffer flag to "full". If the left buffer flag is "full", change it to "not-full". Otherwise, no action is taken.

Taking the preferred embodiment platform (e.g., Figure 1b) as an example (where data is in 16-bit units), define the following data type:

```
typedef struct bitstream {
    Sint bit_ptr;      /* current bit position (0 ~ 16)
    */
    Sint Ps;           /* current decoding position in bitstream
    buffer */
    Sint left_flag     /* left buffer flag "full / not-full"
    */
    Sint right_flag    /* right buffer flag "full / not-full"
    */
    UInt *databuf;     /* bitstream buffer
    */
    Long Addr_SDRAM;   /* bitstream address in SDRAM
    */
} Bitstream;
```

The pseudo code shown in Table 1. describes the hybrid circular-double buffer scheme. Function BufferInitialization() is called only once at the beginning of decoding, while function BitstreamBufferUpdate() is called after decoding each coding unit, it automatically updates the buffer flags and re-loads the buffers if the conditions become true. In Table 1 BUFSIZE stands for the buffer size of the hybrid circular-double buffer.

```
Void BufferInitialization(
    Bitstream *stream,      /* pointer of bitstream */
)
{
    /*=====*/
    /* Initialization of the hybrid circular-double buffer */
    /*=====*/
    LoadBuffer(&stream->databuf[0], stream->Addr_SDRAM, BUFSIZE);
    stream->Addr_SDRAM += BUFSIZE;
    stream->left_flag = "full";
    stream->right_flag = "full"
    stream->Ps = 0;
    stream->bit_ptr = 16;
}

Void BitstreamBufferUpdate(
    Bitstream *stream,      /* pointer of bitstream */
)
{
    /*=====*/
    /* Update the left buffer if necessary */
    /*=====*/
}
```

```

/*=====*/
if (stream->left_flag == "not-full" && stream->Ps >= BUFSIZE/2)
{
    LoadBuffer(&stream->databuf[0], stream->Addr_SDRAM, BUFSIZE/2);
    stream->Addr_SDARM += BUFSIZE/2;
    stream->left_flag = "full";
}

/*=====*/
/* Update the right buffer if necessary */
/*=====*/
if (stream->right_flag == "not-full" && stream->Ps < BUFSIZE/2)
{
    LoadBuffer(&stream->databuf[BUFSIZE/2], stream->Addr_SDRAM, BUFSIZE/2);
    stream->Addr_SDARM += BUFSIZE/2;
    stream->right_flag = "full";
}

/*=====*/
/* Update the left buffer flag */
/*=====*/
if (stream->left_flag == "full" && stream->Ps < BUFSIZE/2)
    stream->left_flag = "not-full";

/*=====*/
/* Update the right buffer flag */
/*=====*/
if (stream->right_flag == "full" && stream->Ps >= BUFSIZE/2)
    stream->right_flag = "not-full";
}

```

Table 1. Pseudo code for the hybrid circular-double buffer scheme

As it can be seen in BitstreamBufferUpdate() in Table 1, the left buffer or right buffer is not reloaded after decoding each unit, but is loaded only if the opposite buffer (left / right) is in use and its buffer flag is "not-full". This greatly reduces the number of buffer loads. Consider the video coding as an example. This needs BUFSIZE of 512 words if a macroblock is the unit, the average bitstream size of a unit is assumed to be 16 words. Because the linear shifting buffer and the quasi-circular buffer re-fill the buffer after decoding each unit, the average loading length for those two schemes is also 16 words. Compared with the fixed loading length of 256 words in the hybrid circular-double buffer scheme, the preferred embodiment reduces the loading overhead by a factor about 16 (i.e. 256 / 16).

Mini-experiments compared the three buffer schemes discussed above. The video sequence used was coastguard (352 x 288, 300 frames, 4:2:0). The bitstream is generated by using a MPEG1 video encoder. The target bit-rate is 3 Mbit/s, I-frame only. The same decoder with three different buffer schemes are used to decode the same bitstream, the buffer loading count and word shifting count are recorded during the decoding. The performance comparison among the three buffer schemes is listed in Table 2. As shown in Table 2, for each macroblock the linear shifting buffer scheme requires one buffer load, and on average about 240 words of shifting. The quasi-circular buffer scheme needs slightly more buffer loads (1.06 load/macroblock) but no shifting. The preferred embodiment hybrid circular-double buffer scheme used only about 0.0619 buffer load per macroblock. On the preferred embodiment platform of Figure 1b in particular, the preferred embodiment scheme provides a cycle count reduction ratio of about 113 and 17 in comparison to the linear shifting buffer scheme and the quasi-circular buffer scheme, respectively.

	Linear shifting buffer	Quasi-circular buffer	Hybrid circular-double buffer
Buffer size (words)	256	256	512
Number of loads per macroblock	1.00	1.06	0.0619
Number of word shifting per macroblock	240.15	0	0
Overhead per load (cycles)	80	80	80
Cycle count per word shifting	2	2	2
Total cycles used for bitstream buffer per macroblock	560.30	84.72	4.95
Cycle count ratio vs. the hybrid circular-double buffer scheme	113.19	17.12	1.00

Table 2. Performance comparison among three buffer schemes on TMS320DSC21 platform

Onscreen display and graphics acceleration

The Onscreen display (OSD) module 105 is responsible for managing OSD data from different OSD windows and blending it with the video. It reads OSD data from SDRAM 160, and outputs to NTSC/PAL encoder 106. The OSD module defaults to standby mode, in which it simply sends video to NTSC/PAL

encoder 106. After being configured and activated by ARM CPU 130, the OSD module reads OSD data and mixes it with the video output. ARM CPU 130 is responsible for turning on and off OSD operations and writing the OSD data to the SDRAM. Figure 15 shows the block diagram of the OSD module and affiliated other items. The various functions of the OSD are described in the following paragraphs.

OSD data storage. The OSD data has variable size. In the bitmap window, each pixel can be 1, 2, 4, or 8 bits wide. In the YCrCb 4:2:2 window, it takes 8-bit per components, and the components are arranged according to 4:2:2 (Cb/Y/Cr/Y ...) format. In the case where RGB graphics data needs to be used as OSD, the application should perform software conversion to Y/Cr/Cb before storing it. The OSD data is always packed into 32-bit words and left justified. Starting from the upper left corner of the OSD window, all data will be packed into adjacent 32-bit words.

Setting up an OSD window. An OSD window is defined by its attributes. Besides storing OSD data for a window into SDRAM by ARM CPU 130, the application program also needs to update window attributes and other setup in the OSD module as described in the following subsections.

Location register. The Location register contains X and Y locations of the upper left and lower right corners of each window. The application program needs to set up the CAM and enable selected OSD windows; see Figure 16.

Color look up tables. The OSD has the fixed 256-entry color look up table (CLUT). The CLUT is used to convert bitmap data into Y/Cr/Cb components. In the case of 1,2 or 4 bitmap pixels, the CLUT can be determined by CLUT registers.

Blending and transparency. Color blending on the pixel level is also supported. This feature is available for the bitmap displays only (Window1,2). If the window color blending is enabled, the amount of blending of each pixel is determined by the blending factor. As shown in the following table, the window blending supports 5 different levels, according to the selected blending factor. The hardware also supports a transparency mode with bitmap. If transparency is

enabled, then any pixel on the bitmap display that has a value of 0 will allow video to be displayed. Essentially, 0-valued pixels are considered the transparent color, i.e. the background color will show through the bitmap. The Table shows the connection between transparency and blending on the same window.

Transparency	Blend Factor	OSD window contribution	Video contribution
OFF	0	0	1
	1	1/4	3/4
	2	1/2	1/2
	3	3/4	1/4
	4	1	0
ON	0	if pixel value = 0 0	if pixel value = 0 1
	1	1/4	3/4
	2	1/2	1/2
	3	3/4	1/4
	4	1	0

Hardware cursor. A rectangular shape is provided using hardware window1. With window1, the cursor always appears on top of other OSD Windows. The user can specify the size, color of the shape. When hardware window1 is designated as the cursor, only two windows are available for the OSD application. If a hardware cursor is not used, then the application can use window1 as a regular hardware window. Figure 17 shows an example of the hardware cursor.

DSP subsystem

The DSP subsystem consists of C54x DSP, local memory blocks, iMX and VLC accelerators, shared image buffers, and the multiplexers implementing the sharing.

C54x is a high performance, low power, and market proven DSP. cDSP hardware and software development tools for C54x are also very mature.

The DSP carries out auto exposure, auto focus, auto white-balancing (AE/AF/AWB) and part of the image pipeline tasks. It also handles SDRAM transfer and drives the accelerators to implement the rest of image processing and image compression tasks. Flexibility and ease of programming in the DSP enables

camera makers to refine the image processing flow, adjust quality-performance tradeoffs, and introduce additional features to the camera.

The configurable DSP (cDSP) design flow is adopted to allow flexibility and design reuse. The memory blocks time-shared among DSP and accelerators are large enough for one processing unit (16x16 pixels) and provide zero-wait state access to DSP.

Features

Fixed-point Digital Signal Processor

100 MIPs LEAD2.0 CPU

On-module RAM 32Kx16bit

(4 blocks of 8Kx16bit dual access program/data RAM)

Multi-Channel Buffered Serial Ports (McBSPs)

ARM can access RAM via Enhanced 8-bit Host Port Interface

One hardware timer

On-chip Programmable PLL

Software Programmable Wait-State Generator

Scan-based emulation and JTAG boundary scan logic

Figure 18a shows more details on the DSP subsystem and in particular the details of the connection between the DSP and the iMX and VLC. Figure 18b is the memory map.

The shared memory blocks A and B occupy two 2Kword banks on the DSP's data memory space. Each block can be accessed by DSP, iMX, VLC, and SDRAM controller depending on static switching controlled by DSP. No dynamic, cycle-by-cycle, memory arbitration is planned. DSP's program should get seamless access of these memory blocks through zero-wait-state external memory interface.

The configuration memory blocks, for iMX coefficient, iMX command, VLC Q-matrix, and VLC Huffman table, also connect to DSP's external memory interface. They are also statically switched between the specific module and DSP. Typically at power-up or at initial stage of camera operation mode, these memory blocks are switched to DSP side so DSP can set up the appropriate configuration information for

the operation. Then, they are switched over to iMX and VLC for the duration of operation.

Imaging Extension (iMX)

iMX, imaging extension, is a parallel MAC engine with flexible control and memory interface for extending image processing performance of programmable DSPs. iMX is conceived to work well in a shared memory configuration with a DSP processor, such that flexibility, memory utilization, and ease of programming are achieved. The architecture covers generic 1-D and 2-D FIR filtering, array scaling/addition, matrix multiplications (for color space transform), clipping, and thresholding operations.

For digital still cameras, iMX can be used to speed up
CFA interpolation,
color space conversion,
chroma down-sampling,
edge enhancement,
color suppression,
DCT and IDCT,
Table lookup.

iMX methodology originates from the discipline of parallel processing and high performance computer architecture. The design comprehends the need for a scalable MAC engine. iMX in the first preferred embodiment incorporates 4 MAC units; see Figure 19. Alternative preferred embodiments upgrade to 8 MAC units or more. Software can be structured so that the hardware upgrade will not incur substantial software changes.

Much flexibility of iMX is due to parameter-driven address generation and looping control. Overall efficiency comes from efficient pipelining control inside iMX as well as the system-level memory buffering scheme.

iMX works best for block-based processing. To facilitate this, the datapath needs to connect to data input/output and coefficient memory. iMX contains data

input, data output, and coefficient memory ports, and allows arbitration among these ports. This eliminates the need for dedicated memory blocks, and brings more flexibility and better memory utilization on the system level. These memory blocks are accessible as DSP data memory to facilitate data exchange.

There is a separate command memory that feeds a command decode unit in iMX. The command memory should be specified to fit all the accelerated steps in our reference image pipeline algorithm, so that this sequence of commands can be executed with little intervention from DSP.

iMX block diagram appears in Figure 20. A command decode subblock reads and decodes commands, and drives static parameters, one set per command, to the address generator. Address generator then computes looping variables and data/coefficient/output pointers, and coordinates with execution control, which handles cycle-by-cycle pipelining control. Address generator sends data and coefficient read requests to the arbiter. Arbiter forwards the requests to the data/coefficient memory. Data read back from memory go to the input formatter, which takes care of data alignment and replication. Formatted data and coefficients are then provided to the datapath, which mainly consists of the 4 MAC units. Output from datapath is routed to arbiter for memory write.

iMX communicates to DSP via shared memory (for data input, coefficient, data output, command) and via memory-mapped registers (start command, completion status). All data buffers and memory blocks are single-ported, and are switched to one party or another via static control, rather than on-line arbitration.

In a typical application, DSP would place filter coefficients, DCT/IDCT cosine constants, and lookup tables in the coefficient memory, and put iMX commands in the command memory. DSP then turns over access to these memory blocks to iMX. These memory blocks are sized adequately for our reference design to fit all needed coefficients and commands for a major camera operation mode (e.g., image capture). Any update/reload should occur very infrequently. In case either or both memory blocks run out of space, paging can be performed.

DSP manages the switch network so that, to iMX, there is only one data buffer. During run time, DSP switched the A/B buffers among itself, iMX, VLC, and SDRAM controller to implement data passing.

Figure 21 illustrates a simple table lookup accelerator with input rounding/clipping capability used to speed up the image pipeline on the DSP. This is carried out with a very simple control structure and datapath.

VLC engine

VLC accelerator is a coprocessor optimized for quantization and Huffman encode in the context of JPEG compression and MPEG compression. It operates with quantizer matrices and Huffman tables preloaded by DSP, via shared memory blocks. Aggressive pipelining in the design achieves very high throughput rate, above 30 million DCT coefficients for compression.

VLC's working memory, including quantizer matrices, Huffman tables, and data input/output memory, are all shared memory blocks.

VLC functionality

Basically, VLC covers Quantization, zigzag scan, and Huffman encode for JPEG encode (baseline DCT, 8-bit sample), with up to 4 quantizer matrices (stored as $invq[i,j] = 2^{16}/q[i,j]$) and 2 encode Huffman tables all loadable. Can process one MCU that contains up to 10 blocks. Each block consists of $8 \times 8 = 64$ samples.

Quantization, zigzag scan, and Huffman encode for MPEG-1 video encode. One macroblock, with up to six 8×8 blocks, can be processed. Number of blocks and within them, number of luminance blocks, can be specified. Huffman encode can be bypassed to produce quantized and zigzag-ordered levels.

The accelerator requires memory blocks for input/output buffer, quantization matrices and Huffman encode tables. The memory configuration should be sufficient to support normal encode operations, one JPEG MCU (minimum coding unit), or MPEG macroblock per call.

Both input and output must fit the 2K words (1word = 16-bit) shared memory buffer (A or B). MCU or macroblock has maximally ten 8×8 blocks, or 640 input words. Compressed output data is typically smaller than input size.

JPEG Huffman encode table takes up $(12 \times 176) \times 32$ -bit, or 384 words per table. JPEG standard allows 2 tables, so taking totally 768 memory words. MPEG tables are hard-wired into VLC and do not take up memory. We have allocated 2K words for the Huffman tables.

The quantizer matrix memory, 512 words by 16-bit, allow for 8 quantizer matrices to coexist, each taking 64×16 -bit. JPEG allows for 4 matrices, and MPEG encode requires 2 matrices.

Figure 22 shows the major subblocks of VLC. Only the encode path is implemented in one preferred embodiment VLC module; alternative preferred embodiments incorporate the decode path into the module.

ARM subsystem

ARM microprocessor 130 handles system-level initialization, configuration, user interface, user command execution, connectivity functions, and overall system control. ARM 130 has a larger memory space, better context switching capability, and is thus more suitable for complex, multi-tasking, and general processing than DSP 122. Preferred embodiments integrate an ARM7 cTDMI core; see Figure 1b. ARM7 core is specified up to at least 40 MHz. The ARM subsystem will also have a 32 Kbytes local static RAM 132.

ARM processor 130 is connected to all the DSC peripherals including CCD Controller, TV encoder, preview engine, IrDA, USB, Compact Flash/Smart Media, UART, etc.

ARM processor 130 is involved with the management of CCD incoming raw data and intermediate data to the SDRAM and LCD. Connected to all I/O devices, the ARM manages and is responsible for the smart devices such as USB, IrDA, Compact Flash/Smart Media, and UARTS. The four basic operation modes of PREVIEW, CAPTURE, PLAYBACK, and BURST are initiated by requests from the ARM. The ARM will then monitor the device for completion of the request and in some cases will manage data after the request is completed.

After RESET and before any of the camera operations can occur, the ARM must perform several housekeeping tasks. The initial task is known as the BOOT

operation task. This function not only initializes the I/O and peripherals to a known state, it also must prepare, load and start DSP 122. This sequence begins by reading the DSP boot code from the flash, loading the DSP code memory and then releasing the DSP from its HOLD state. Additional DSP code is loaded into the SDRAM in a format the DSP can then read and overlay into its code space without ARM intervention.

ARM SDRAM Interface

ARM has two types of access to the SDRAM (1) through SDRAM buffer (burst read/write) and (2) direct access to the SDRAM with a higher latency - 4 cycle READ, 6 cycle WRITE. The direct access to memory can be word, half word or byte access.

The ARM/SDRAM controller interface also has a 32 byte buffer. The SDRAM burst request first fills this buffer and ARM reads and writes from/to this buffer.

ARM External Memory Interface

ARM 130 connects to the external memory through the External memory interface module. ARM 130 connects to the Compact Flash/Smart media through this interface. ARM 130 also connects to the off chip flash memory through this interface. DMA block (Figure 1b) enhances the ARM to CF/Smart media transfer.

ARM/DSP BOOT Sequence

The DSP BOOT sequence begins after a power up or after a COLD START. In this state, DSP 122 is in a HOLD condition waiting on initialization from ARM 130. The ARM checks DSP status registers to assure the DSP is in a HOLD state. The ARM programs the DSP boot code data to the DSP code memory from the FLASH.. The code is organized in logical overlays that allow the ARM to select the proper code for the function needed, in this case BOOT code.

The ARM loads the DSP code using the HPI Bridge (HPIB) interface. This interface can be programmed to access in either 8- or 16-bit width. For BOOT purposes, this will always be a 16-bit access.

After the code is loaded, the ARM signals the DSP to begin by releasing the HOLD. The DSP then begins its reset sequence from an address of DSP 7F80h

which is in the DSP RESET vector area. Upon completion of the RESET sequence, the DSP then branches to DSP FF80h, which is the beginning of the BOOT program loaded by the ARM.

Figure 23a shows the data paths used in the ARM/DSP boot sequence as well as data, request and command exchanges discussed later.

Capture Mode

ARM 130 programs CCD controller 102 to capture an image. The CCD controller auto transfers the image data to SDRAM and interrupts the ARM using IRQ1 when the transfer is complete. The ARM then notifies the DSP the RAW picture data is available to crunch. When the processing of the raw data is complete, the DSP signals the ARM the task is finished.

Preview Mode

The CCD will be programmed for a 30 fps high frame rate but reduced resolution vertically. The reconfiguration of the CCD and TG (timing generator) will cause the raw picture data to go to preview engine 104. The DSP will post process the data in SDRAM and prepare parameters for FOCUS, EXPOSURE and WHITE BALANCE. The ARM is signaled by the DSP when new adjustment parameters are ready and those corrections are applied by the ARM. The transferring of the correction parameters use the same communication interrupt architecture as previously mentioned and are expected to be at the current frame rate.

Burst Mode

The burst mode timing is based on the ARM clocking the picture rate from application parameters. Similar to a cross between Capture and Preview modes, the ARM programs the CCD for a capture that stores a compressed image into SDRAM through the compression engine. As in Preview mode, the ARM receives adjustment parameters from the DSP to make corrections of FOCUS, EXPOSURE and WHITE BALANCE.

Idle Mode

ARM may use an idle mode to receive correction parameters from the DSP during periods preceding other camera modes. If not in a power down situation, this time of 10-15 frames will allow the DSP-to-ARM correction loop to make auto

corrections on FOCUS, EXPOSURE and WHITE BALANCE. This idle mode will simulate Preview mode for the purposes of obtaining a stable correction.

ARM/DSP communication

The communication between ARM 130 and DSP 122 is via the HPIB (Host Port Interface Bridge). The HPIB physically connects the DSP (a C5409 type DSP) ports and BUSC (BUS Controller) 134. The ARM accesses the DSP memory by programming the HPIB, opening a 32k-word window into the DSP memory map. The map contains the data structures shared by the ARM and DSP for command request's, acknowledgements and datagrams.

The HPIB contains five sub-blocks. They are the interface, timing generator, DSP control registers, and interrupt hold sections.

The interface section receives and stores data from BUSC 134 and transfers it to and from the C5409. This interface can be an 8- or 16-bit data path to the C5409 and is 16-bit to the BUSC. An added feature is the ability to exchange the upper and lower byte if programmed to do so.

The timing generator makes signals HBIL and HDS and detects signal HRDY. HBIL is the HPI byte identification signal to the C5409. The HDS is the data strobe signal to the C5409 and the HRDY is the ready signal read from the C5409.

The interrupt hold section will detect the HINT level and make the INTC pulse synchronized with the ARM clock. The module will also set the HOLD port of the C5409 and detect HOLDA.

In 8-bit mode, address data from the ARM will not reach the C5409. The address is used only if the C5409 internal memory is selected. Therefore, the ARM must set the address in the HPIA register before sending or receiving data to the 32 Kword DARAM. The 8-bit mode may also be used for ARM<->DSP handshaking. The ARM will use the HINT bit in the HPIC register to interrupt the C5409.

In 16-bit mode, the HPIA/HPIC/HPID are not used. The ARM can access the C5409 internal memory as if it exists in the HPIB module. This mode will deliver faster performance, but does not support the HANDSHAKE signals because of these are routed in the HPIC register.

Figure 23b shows the signals and paths for the ARM to reach the C5409 DARAM.

Figure 23c indicates the shared memory map between the ARM (HOST) and the C5409 processor. When the ARM selects the memory area, "DSP Memory", BUSC takes cs_hpib signal active. The ARM can now access the DSP internal memory (32 kword DARAM + HPIC + HPID).

When the ARM selects the "DSP Controller" area, BUSC takes cs_dspc signal active. The ARM is now accessing registers related to the C5409.

Multi-processing debugging environment

The preferred embodiment integrates ARM 130 and DSP 122 and thus multi-processing and thus requires debugging and development support. The preferred embodiment accomplishes this with a single JTAG connector 170 with additional emulation logic as illustrated in Figure 24.

Input/Output modules

The input/output module provides the different interfaces with the DSC peripherals as follows.

TV encoder 106 produces NTSC/PAL and RGB outputs for the LCD display and TV.

CCD/CMOS controller 102 generates timing signals VD/HD, can synchronize on externally generated HD/VD signals (#0 of MODESET register, #0 of SYNCEN register), supports progressive scan and interlaced CCDs, generates black clamping control signals, programmable culling pattern 9CULH, CULV registers), 1 line/2 line alternating fields, MCLK (generated by CCD module), WEN (WRQ on TG, active-high) indicates CCD controller writing data to SDRAM, TG serial port interface (clk, data, TG chip select) is controlled by GIO pins, Iris, mechanical shutter, focus and zoom are controlled by GIO pins.

USB 142 from programmer's perspective consists of three main parts: FIFO controllers, UDC controller, and UDC core. USB configuration: INTERFACED0 ALT0 ENDPOINT0: CONTROL; INTERFACE0 ALT0 ENDPOINT1: BULKIN; INTERFACE0 ALT0 ENDPOINT1: BULKOUT; INTERFACE1 ALT0 ENDPOINT2: ISOIN; INTERFACE2 ALT0 ENDPOINT3: INTERRUPT IN. Buffer configuration:

SUB module has six FIFOs inside; each FIFO is of the same construction, except for direction and buffer size; USB module has only one unified memory for all endpoints; buffer sizes are programmable as long as all buffers fit inside the memory.

UART part of I/O block 140, supports start/stop communication protocol, detects parity errors (supporting data length of 7 or 8 bits with even, odd, or no parity and 1 or 2 stop bits), has 32 bytes of FIFO for both transmitter and receiver, generates interrupts for a FIFO overflow or a time-out is detected on data receiving. ARM 130 control UART modules. There are seven 16-bit width registers which are accessible from ARM 130: data transmitter/receiver register (FIFO), bit rate register, mode register, FIFO control register for receiver, FIFO control register for transmitter, line control register, and status register. Figure 25 is a block diagram.

Compact Flash/Smart Media interface 180 is used to save/store image or user's data to a compact flash card or smart media; see Figure 26. The interface supports two kinds of operation modes for register setting and data transfer: memory mapped mode and I/O mode. An ARM 130 interrupt is generated for card detection while a compact flash card is being plugged or unplugged. The pins for both the smart media and the compact flash control interfaces are overlapped and can be switched by ARM 130 depending on product needs; see Figure 26.

In particular, the compact flash controller has registers mapped to the ARM memory space. The compact flash controller is responsible for generating the related control signals to the interface pins, and writes at 420 KB/s and reads at 2.0 MB/s. SDRAM can be utilized for storing at least one picture and an attempt to write to the compact flash with a big sector count, as done in a DOS machine, will invoke the fast write performance.

In contrast, the smart media controller has five register settings: command register, address1 register, address2 register, address3 register, and data port register. These five registers are mapped to the ARM memory space, and smart media controller will generate the related signals for different register access automatically.

Audio input/output may be through the serial port of I/O block 140 with DSP buffering.

Infrared data access (IrDA) is supported by a fast FIR core and part of I/O block 140.

Block 140 also contains general purpose input/output which can support items such as CCD/CMOS imager module control for tuning AGC gain and electronic shutter, RTC control, battery power detection which can generate inner interrupt to the ARM for appropriate system response, camera lens motor control for focus and zoom, a user keypad input, LED indicators, flash light control, and power management control.

iMX programming

DSP 122 instructs iMX 124 to perform tasks by sending iMX commands. These commands can be complex to understand and contain many parameters that are fixed in the inner loops. The ideal model is to provide separate command building and command-transfer routines to the DSP programmer, so that the commands can be pre-constructed outside the loop, and transferred to iMX as generic data memory moves inside the loop. Commonly used iMX commands are prepackaged in C code to ease the programming.

ARM/DSP task allocation

ARM 130 runs an operating system such as Windows CE, controls low frequency, synchronous input/output (such as to a compact flash card (CFC), and controls user interactions which also are slow and all the peripheral modules control preview engine, burst mode compression, TV encoder, CCD controller, USB, CF, IrDA, etc.

DSP 122 runs an operating system such as SPOX, controls all real-time functions (auto focus, auto exposure, auto white balance), real-time input/output (audio IO, modem IO), real-time applications (e.g., audio player), computational expensive signal processing tasks (image pipeline, JPEG 2000, image stitching).

Pin description of integrated circuit chip

The preferred embodiment pins are as follows

CCD SENSOR

Pin Count : 16

1.C_PCLK	(I)	Pixel clock
2.C_VSYNC	(I/O)	Vertical sync
3.C_HSYNC	(I/O)	Horizontal sync
4.C_FIELD	(I/O)	Field indicator
5.C_WEN	(I)	CCDC write enable
6:17.C_DATA	(I)	Image data 12Bit

SDRAM Interface

Pin Count : 58

1.SDR_CLK	(O)	Master clock
2.SDR_CKE	(O)	Clock enable
3.SDR_WE	(O)	Write enable
4.SDR_CAS	(O)	Column address strobe
5.SDR_RAS	(O)	Row address strobe
6.SDR_CS0	(O)	Support 2pc of RAM
7.SDR_CS1	(O)	Support 4pc of RAM
8:39.DQ[31:0]	(I/O)	Data bus
40:54.SDR_A[14:0]	(O)	Address bus
55.SDR_DQMH	(O)	DQMH for DQ[31:24]
56.SDR_DQML	(O)	DQMH for DQ[23:16]
57.SDR_DQMLH	(O)	DQMH for DQ[15:8]
58.SDR_DQMLL	(O)	DQMH for DQ[7:0]

ARM BUS

Pin Count : 39

1:23.ARM_A[22:0]	(O)	Address bus
24:39.ARM_D[15:0]	(O)	Data bus

Audio Interface

Pin Count : 6

1.DSP_BDX	(O)	Serial port transmit
2.DSP_BCLKX	(I/O)	Transmit clock
3.DSP_BFSX	(I/O)	Frame synchronization pulse
4.DSP_BDR	(I)	Serial data receive
5.DSP_BCLKR	(I)	Receive clock
6.DSP_BFSR	(I)	Frame synchronization pulse receive

External Flash Interface

Pin Count : 5

1.FLSH_WE	(O)	Write enable
2.FLSH_CE	(O)	Chip select

3.FLSH_OE	(O)	Output enable
4.FLSH_SIZE	(I)	8Bit/16Bit select
5.FLSH_BSY	(I)	Busy input

USB(T.B.D)

Pin Count : 10

1.M48XO	(O)	48MHz clock output
2.M48XI	(I)	48MHz clock input
3.USB_DP	(I/O)	Differential data+
4.USB_DM	(I/O)	Differential data-
5.ATTACH	(I)	Attach detect

UART

Pin Count : 5

1.RXD	(I)	UART RX
2.TXD	(O)	UART TX
3.ERXD	(I)	UART Rx for external CPU
4.ETXD	(O)	UART Tx for external CPU
5.SIFDO	(O)	Serial I/F data output

IrDA

Pin Count : 2

1.IRXD	(I)	IrDA RX
2.ITXD	(O)	IrDA TX

Compact Flash

Pin Count : 9

1.CFE1	(O)	Card enable#1
2.CFE2	(O)	Card enable#2
3.IOIS16	(O)	I/O select
4.STSCHG	(I/O)	Status changed
5.CFWAIT	(I)	Wait signal input
6.CFRST	(O)	Reset
7.CFD1	(I)	Card Detect pin#1
8.CFD2	(I)	Card Detect pin#2
9.CFRDY	(I)	Ready

TV/RGB DAC Analog output

Pin Count : 27

1.IREF(R)	(I)	R-ch Current reference control
2.DAOUT(R)	(O)	Analog output R-ch
3.GNDA		Analog GND
4.VCCA		Analog VCC

5. BIAS	(I)	Phase compensation cap. R-ch
6. VREF	(I)	RGB common reference voltage
7. IREF(G)	(I)	G-ch Current reference control
8. DAOUT(G)	(O)	Analog output G-ch
9. GNDA		Analog GND
10. VCCA		Analog VCC
11. BIAS	(I)	Phase compensation cap. G-ch
12. IREF(B)	(I)	B-ch Current reference control
13. DAOUT(B)	(O)	Analog output B-ch
14. GNDA		Analog GND
15. VCCA		Analog VCC
16. BIAS	(I)	Phase compensation cap. B-ch
17. IREF(C)	(I)	Composite Current reference control
18. DAOUT(C)	(O)	Analog output Composite
19. GNDA		Analog GND
20. VCCA		Analog VCC
21. VREF	(I)	Composite reference voltage
22. BIAS	(I)	Phase compensation cap. composite
23. DVCC		Digital VCC for DAC
24. DGND		Digital GND for DAC
25. HSYNC	(O)	H-sync output for RGB output
26. VCSYNC	(O)	V-sync / Composite-sync(select by register)

GIO

Pin Count : 32 [31:0]

1:32. GIO (I/O) General Purpose I/O

Miscellaneous

Pin Count : 15

1. RESET	(I)	Power on reset
2. M27XI	(I)	27MHz input
3. M27XO	(O)	27MHz output
4. TCK	(I)	JTAG clock
5. TDI	(I)	JTAG data input
6. TDO	(O)	JTAG data output
7. TMS	(I)	JTAG test mode select
8. TRST	(I)	JTAG test reset
9. EMU0	(I/O)	Emulator interrupt 0 pin
10. EMU1	(I/O)	Emulator interrupt 1 pin
11. TEST0	(I)	Test input 0
12. TEST1	(I)	Test input 1
13. SCAN	(I)	Test input
14. TESTSL0	(I)	Test mode select 0
15. TESTSL1	(I)	Test mode select 1

TOTAL PIN COUNT

CCD SENSOR	17
SDRAM I/F	58
ARM BUS	39
Audio I/F	6
Flash memory I/F	5
USB	5
UART	5
IrDA	2
Compact Flash I/F	9
4DAC	26
GIO	32
Micellnaeous	15
Sub Total	219 pins
Power	: 37 pins (14%)
TOTAL	: 256 pins

Audio player

Portable digital audio players are expected to be one of the most popular consumer products. Currently the MP-3 player based on MPEG-1 Layer 3 audio compression standard is growing rapidly in portable audio market while MPEG-2 AAC and Doby AC-3 are alternative digital audio coding formats to be considered as emerging standards. Thus the preferred embodiments's programmability permits inclusion of digital audio player functions. The audio can be input via flash memory, PC, etc. and the decoded can be output on the serial port. The decoding program can be loaded from flash memory, ROM, etc.

CLAIMS

What is claimed is:

1. An integrated circuit for a digital still camera, comprising:

(a) a first programmable processor programmed to run control functions, said first processor coupled to a user interface, a controller for memory, and a controller for image acquisition;

(b) a second programmable processor programmed to run image processing and compression functions, said second processor coupled to said first processor; and

(a) a third processor coupled to said second processor, said third processor including at least four parallel multiply and accumulate units.

2. A method of resizing a digital image, comprising the steps of:

(a) providing an M1 by M2 pixel image where M1 and M2 are positive integers;

(b) filtering a row of M1 pixels of the image with a set of filter coefficients which depends upon pixel location to yield M1 filtered outputs;

(c) discarding M1-N1 of the filtered outputs of step (b);

(d) repeating steps (b) and (c) for all other rows of the M1 by M2 image to yield a N1 by M2 image;

(e) filtering a column of M2 pixels of the N1 by M2 image with a set of filter coefficients which depends upon pixel location to yield M2 filtered outputs;

(f) discarding M2-N2 of the filtered outputs of step (e); and

(g) repeating steps (e) and (f) for all other rows of the N1 by M2 image to yield a N1 by N2 image.

3. A method of color-filtered array interpolation, comprising the steps of:

interpolate a first color subarray to yield a first color array;

high-pass filter the first color array from the prior step to yield a high pass first color array;

interpolate a second color subarray to yield a second color array;

weight and add the high-pass first color array to the second color array to yield a modified second color array;

interpolate a third color subarray to yield a third color array;

weight and add the high-pass first color array to the third color array to yield a modified third color array;

defining a three-color image with the first color array, the modified second color array, and the modified third color array.

4. A method of tone-scaling an image, comprising the steps of:

(a) providing an M by N pixel image where M and N are positive integers and each pixel has an intensity in the range from 0 to K;

(b) determining a scaled cumulative distribution function $T(X)$ for X in the range 0 to K and with values in the range 0 to K, $T(X)$ equals K multiplied by the number of pixels with intensity less than or equal to X and then divided by MN;

(c) selecting a parameter A in the range 0 to 1;

(d) adjusting an intensity Z of a pixel of step (a) to $AT(Z) + (1-A)Z$.

5. A method of interpolation for a Bayer color-filtered array, comprising the steps of:

interpolate the green subarray to form a tentative green array;

clamp the interpolated pixel values of the tentative green array to lie in the range of the middle two values of the four neighboring values of the green subarray to form a green array; and

interpolate the red and blue subarrays.

6. A method of interpolation for a Bayer color-filtered array image, comprising the steps of:

interpolate the green subarray to form a green array;

diagonally interpolate the red subarray to form a second red subarray;
 horizontally and vertically interpolate the second red subarray to form a
 red array;

diagonally interpolate the blue subarray to form a second blue subarray;
 horizontally and vertically interpolate the second blue subarray to form a
 blue array;

wherein the diagonal interpolation includes weightings by the values of the
 corresponding pixels in the green array;

wherein the horizontal and vertical interpolation includes weightings by the
 values of the corresponding pixels in the green array; and

the green array, red array, and blue array define a color image.

7. A method of white balancing for a color image sensor, comprising the steps of:

(a) providing output green, red, and blue pixel intensities for a color image
 sensor illuminated with white light;

(b) determining the ratio of the green pixel intensities to the blue pixel
 intensities for the outputs of step (a);

(c) providing an adjustment for blue pixel intensities as multiplication by
 the ratio of step (b) plus addition of an offset which depends upon the pixel
 intensities in step (a);

(d) determining the ratio of the green pixel intensities to the red pixel
 intensities for the outputs of step (a); and

(e) providing an adjustment for red pixel intensities as multiplication by the
 ratio of step (d) plus addition of an offset which depends upon the pixel
 intensities in step (a).

8. A method of video decoding and display, comprising the steps of:

(a) providing a sequence of encoded video frames, a sequence of video
 frame boundary times, and storage locations for decoded ones of the frames;

(b) when the m th frame of the sequence has been decoded, next decode
 the m' th frame of the sequence with m' determined as TP_n divided by ΔT

where DeltaT is the time interval between successive ones of the video frame boundary times of step (a) and TP_n is a presentation time determined as the greater of (i) the presentation time TP_{n-1} of the mth frame plus DeltaT and (ii) the starting time T_s for decoding the frame to be presented next after the mth frame plus an estimated time to decode a frame, the sum rounded up to a multiple of DeltaT, wherein the starting time T_s is the greater of (i) current time and (ii) the time a storage location to contained the decoded m'th frame will be available due to a prior decoded frame being displayed;

- (c) displaying a decoded frame;
- (d) repeating steps (b) and (c) with incremented indices.

9. A method of interpolation for a complementary-color-filtered array image, comprising the steps of:

- (a) provide a complementary-color-filtered array of pixel values with yellow pixel values Y_e on a first subarray, cyan pixel values C_y on a second subarray, magenta pixel values M_g on a third subarray, and green pixel values G on a fourth subarray;
- (b) interpolating the yellow pixel values to all pixels in the array;
- (c) interpolating the cyan pixel values to all pixels in the array;
- (d) interpolating the magenta pixel values to all pixels in the array;
- (e) interpolating the green pixel values to all pixels in the array;
- (f) adjusting the pixel yellow value by subtracting quantity $(Y_e + C_y - 2 * G - M_g)/4$ from the pixel yellow value from step (b) where Y_e is the pixel yellow value from step (b), C_y is the pixel cyan value from step (c), M_g is the pixel magenta value from step (d), and G is the pixel green value from step (e);
- (g) adjusting the pixel cyan value by subtracting quantity $(Y_e + C_y - 2 * G - M_g)/4$ from the pixel cyan value from step (c) where Y_e is the pixel yellow value from step (b), C_y is the pixel cyan value from step (c), M_g is the pixel magenta value from step (d), and G is the pixel green value from step (e);
- (h) adjusting the pixel magenta value by adding quantity $(Y_e + C_y - 2 * G - M_g)/4$ to the pixel magenta value from step (d) where Y_e is the pixel yellow value

from step (b), C_y is the pixel cyan value from step (c), M_g is the pixel magenta value from step (d), and G is the pixel green value from step (e); and

(i) adjusting the pixel green value by adding quantity $(Y_e + C_y - 2 \cdot G - M_g)/8$ to the pixel green value from step (e) where Y_e is the pixel yellow value from step (b), C_y is the pixel cyan value from step (c), M_g is the pixel magenta value from step (d), and G is the pixel green value from step (e).

10. A method of interpolation for a color-filtered array image, comprising the steps of:

(a) provide a color-filtered array of pixel values with red pixel value $R(j,k)$ for the pixel located at the j th row and k th column when j and k are even integers, blue pixel value $B(j,k)$ for pixel located at j th row and k th column when j and k are odd integers, and green pixel value $G(j,k)$ for the pixel located at the j th row and k th column when one of j and k is an even integer and the other an odd integer;

(b) horizontally interpolate rows of pixel values when j is even to yield rows of red values $R(j,k)$ and green values $G(j,k)$ for all k , and when j is odd to yield green values $G(j,k)$ and blue values $B(j,k)$ for all k ;

(c) when j is an even integer vertically interpolate the horizontal interpolated red rows from step (b) to yield the red values $R(j-1,k)$ and when j is an odd integer vertically interpolate the horizontal interpolated blue to yield the blue values $B(j-1,k)$;

(d) vertically filter the horizontal interpolated green pixel rows from step (b) to yield filtered green output values $G''(j,k)$;

(e) define the difference values $D(j,k)$ between the green values $G(j,k)$ and the filtered green values $G''(j,k)$;

(f) when j is even subtract $D(j,k)$ from the red values $R(j,k)$ to yield red output values $R''(j,k)$ and when m is odd add $D(j,k)$ to the red values $R(j,k)$ to yield red output values $R''(j,k)$; and

(g) when m is even add $D(j,k)$ to the blue values $B(j,k)$ to yield blue output values $B''(j,k)$ and when m is odd subtract $D(j,k)$ from the blue values $B(j,k)$ to yield blue output values $B''(j,k)$.

11. A method of playback buffering, comprising:

- (a) providing first and second buffers, each of the buffers with a full/not-full indicator, and a position indicator indicating a position within the first and second buffers;
- (b) filling the first buffer with encoded bits when the full/not-full indicator for the first buffer indicates not-full and the position indicator indicates a position in the second buffer;
- (c) filling the second buffer with encoded bits when the full/not-full indicator for the second buffer indicates not-full and the position indicator indicates a position in the first buffer;
- (d) decoding a group of bits in the first and second buffers starting at the position indicated by the position indicator and treating the first and second buffers as forming a single circular buffer;
- (e) updating the full/not-full indicators according to the bits removed by step (d); and
- (f) repeating steps (b)-(e).




FIG. 1a





FIG. 2






FIG. 3a




FIG. 3b




FIG. 4




FIG. 5




FIG. 6

R	G	R	G
G	B	G	B
R	G	R	G
G	B	G	B

FIG. 7a

Ye	Cy	Ye	Cy
G	Mg	G	Mg
Ye	Cy	Ye	Cy
G	Mg	G	Mg

FIG. 7b




FIG. 8








FIG. 9c






FIG. 10c





FIG. 10d







FIG. 10f



NOISE FILTER = OFF

$$\left\{ \begin{array}{l} L_{121} = R_{12} \\ R_{121} = g_{12} \\ L_{101} = \frac{G_{02} + G_{22}}{2} \\ R_{101} = \frac{b_{02} + b_{22}}{2} \end{array} \right.$$

NOISE FILTER = ON

$$\left\{ \begin{array}{l} L_{121} = R_{12} - g_{12} + \frac{G_{02} + 2g_{12} + G_{22}}{4} \\ R_{121} = \frac{G_{02} + 2g_{12} + G_{22}}{4} \\ L_{101} = \frac{G_{02} + G_{22}}{2} \\ R_{101} = \frac{b_{02} + b_{22}}{2} \end{array} \right.$$

FIG. 10g




FIG. 10h





FIG. 10i






FIG. 10L




FIG. 11a








FIG. 11b






FIG. 14




FIG. 15




FIG. 16




FIG. 17




FIG. 18a




FIG. 18b




FIG. 19




FIG. 21




FIG. 20




FIG. 22




FIG. 23a




FIG. 23b





FIG. 23c






FIG. 25




FIG. 26




FIG. 27




FIG. 28




FIG. 29




FIG. 30




FIG. 31




FIG. 32




FIG. 33a




FIG. 33b








FIG. 34








FIG. 37a




FIG. 37b




FIG. 38




FIG. 39a




FIG. 39b




FIG. 40




FIG. 41a




FIG. 41b




FIG. 42a




FIG. 42b




FIG. 42e




FIG. 42c




FIG. 42d




FIG. 43




FIG. 44




FIG. 45




FIG. 46a




FIG. 46b




FIG. 47




FIG. 49







FIG. 50








FIG. 52

1 Abstract

Digital Still Camera (DSC) includes separate preview engine, burst mode compression/decompression engine, image pipeline, CCD plus CCD controller, and memory plus memory controller. ARM microprocessor and DSP share control. Color filter array interpolation by use of green high-frequency added to red and blue plus interpolation.

4 Representative Drawing

Fig. 1a